1、如何选择PCB板材？

选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。例如，现在常用的FR-4材质，在几个GHz的频率时的介质损(dielectric loss)会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。

2、如何避免高频干扰？

避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。

3、在高速设计中，如何解决信号的完整性问题？

信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。

4、差分布线方式是如何实现的？

差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side实现的方式较多。

5、对于只有一个输出端的时钟信号线，如何实现差分布线？

要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。

6、接收端差分线对之间可否加一匹配电阻？

接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。

7、为何差分对的布线要靠近且平行？

对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。

8、如何处理实际布线中的一些理论冲突的问题

A. 基本上, 将模/数地分割隔离是对的。
要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。

B. 晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain与phase的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加ground guard traces可能也无法完全隔离干扰。
而且离的太远, 地平面上的噪声也会影响正反馈振荡电路。 所以, 一定要将晶振和芯片的距离进可能靠近。

C. 确实高速布线与EMI的要求有很多冲突。 但基本原则是因EMI所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范。
所以, 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题, 如高速信号走内层。 最后才用电阻电容或ferrite bead的方式, 以降低对信号的伤害。

设计高频电路用电路板有许多注意事项，尤其是GHz等级的高频电路，更需要注意各电子组件pad与印刷pattern的长度对电路特性所造成的影响。最近几年高频电路与数字电路共享相同电路板，构成所谓的混载电路系统似乎有增加的趋势，类似如此的设计经常会造成数字电路动作时，高频电路却发生动作不稳定等现象，其中原因之一是数字电路产生的噪讯，影响高频电路正常动作所致。为了避免上述问题除了设法分割两电路block之外，设计电路板之前充分检讨设计构想，才是根本应有的手法，基本上设计高频电路用电路板必需掌握下列三大原则:

1.高质感。
2.不可取巧。
3.不可仓促抢时间。
　
设计高频电路板的基本常识

以下是设计高频电路板的基本常识:

(a).印刷pattern的长度会影响电路特性。

尤其是传输速度为GHz高速数字电路的传输线路，通常会使用strip line，同
时藉由调整配线长度补正传输延迟时间，其实这也意味着电子组件的设置位置对电路特性具有绝对性的影响。

(b).Ground作大better。

铜箔面整体设置ground层，而连接via的better ground则是高频电路板与高速数字电路板共同的特征，此外高频电路板最忌讳使用幅宽细窄的印刷pattern描绘ground。

(c).电子组件的ground端子，以最短的长度与电路板的ground连接。

具体方法是在电子组件的ground端子pad附近设置via，使电子组件能以最短的长度与电路板的ground连接。

(d).信号线作短配线设计。

不可任意加大配线长度，尽量缩短配线长度。

(e).减少电路之间的结合。

尤其是filter与amplifier输出入之间作电路分割非常重要，它相当于audio电路的cross talk对策。

高频电路板的设计步骤

高频电路板的设计步骤大致上可整理成如下:

1.根据外筐尺寸的限制，决定电路板的大小。

2.制作印刷电路板外形，与library的data。

3.决定高频电路单元与信号处理单元的封装位置。

基本上高频电路单元与模拟/数字信号处理单元必需分开封装，分割方式有两种分别如下:

(a).将电路板正面与反面的的高频电路单元与数字信号处理单元分开，主要原因是数字电路的噪讯很容易流入高频电路单元，高频电路单元的背面设置数字电路时，必需避免两者的封装在相同角落上。

(b).将电路板对分成高频电路单元与数字信号处理单元各占一半的场合，高频电路单元的控制信号线回绕长度如果过过长时，很容易受到数字电路噪讯的影响

4.电路板设置电子组件。

组件设置作业对设计高频电路板而言具有决定性的影响，尤其是包含ground via与连接via的面积，以及如何确保电子组件之间的space等设计非常的重要，例如电子组件之间的space设计不当的话，将招致无法设置ground via，以及无法连接via等严重后果，也就是说电子组件的配置是否适宜，会使高频电路的性能产生重大变化。

5.设计配线

除了印刷pattern的配线之外，同时还需要调整line的阻抗(impedance)，并设置ground via。

6.检查配线

完成电路板data之后必需检查设计规范(rule)，尤其是检查print out的配线是否有任何设计上的疏失，如果电路板有正、反面辨识上的需求时，可提出数据数据要求厂商制作。

设计高频电路板的四大要诀

(一).利用印刷pattern取代被动电子组件的功能

照片1是1.5GHz RF增幅器电路板封装后的外观；图1是RF增幅器的电路layout图。该电路的噪讯值为0.6～0.7dB，电路板中央部位附近设有富士通编号为FHC30 FA的HEMT(High Electron Mobility Transistor)电子组件。图1中的MS组件是表示micro strip，由于电容与线圈的功能可利用micro strip实现，因此该电路并未使用被动电子组件。例如照片1之中与HEMT gate垂直延伸的印刷pattern (简称为open stub)，就可发挥电容的功能。此外基于增幅器的稳定性必需取得等化，因此input电路整合ГOPT (NF最小点)，output电路的阻抗(impedance)则作50Ω的设计整合。由于整合用的device也是用印刷pattern形成，所以实际设计电路板时必需将长度与宽度作严谨的配合。
　

照片1 高频电路板利用印刷pattern，取代被动电子组件设计实例

图1 照片1的1.5GHz RF增幅器电路图
　
(二).电子组件沿着信号传输方向排列，降低配线长度

照片2是800MHz RF增幅器电路板封装后的外观；图2是RF增幅器的电路layout图。图2中的低噪讯Transistor电子组件使用NEC的2SC5185，由可知照片2电子组件沿着信号传输方向排列，藉此降低配线长度。

照片2 电子组件沿着信号传输方向排列，降低配线长度的设计实例

图2 照片2的800MHz RF增幅器电路图

(三).Emitter 端子附近设置ground via

如照片2所示高频Transistor组件2SC5185两个Emitter具有四只脚(pin)，由照片可看见Emitter端子，pad的附近设有ground via，此种结构一般称为mini mo del type。如果via远离pad，增幅器的特性就会产生巨大变化，严重时甚至无法获得模拟分析预期的等化与阻抗(impedance)特性。从Emitter端子到via的配线，可因micro strip line的结构而产生组件特性，有关它的影响力将在后述章节中会以模拟分析方式深入探讨。总而言之在高频电路板，电子组件ground的处理非常重要。

(四).发热电子组件可利用ground面与金属筐体散热

照片3是800MHz RF送信机后段电路板封装后的外观，由照片可看见FET的source端子附近设有许多与ground层连接的via，这些via除了可以用低阻抗与ground层连接之外，还可将高频电路的送信单元产生的热能排除进而获得散热效果。这种散热方法尤其是对不易将发热组件的热能排除时，可透过电路板的ground铜箔面，将热能导至金属筐体协助散热，如果祇是为了散热，铜箔必需有70～100μm的厚度才能发挥预期的散热效果，因此电路板上的铜箔被视为有效的散热对策之一。

照片3 800MHz RF送信机后段，电路板增加散热用via的设计实例

波长对pattern长度的相关性

*波长与波长的关系

图4是12GHz micro strip edge couple BPF电路板封装后的外观，类似如此超高频的印刷pattern重合部位，不论是长度、宽度与间隔都需作高精度的要求，如果是图2所示的电路板封装方式，基本上不可能获得预期的高频特性。主要原因是两电路板处理的信号频率差异，使得电路板的layout方式也截然不同。假设空气中或是真空中的波长为λ(mm) ，频率为f(GHZ) 时，两者的关系式如下:

表1是利用式(1)试算波长与频率的结果。

频率(GHZ) 真空中的(mm)
1 300
2.4 125
5.6 53.6
12 25
表1 空气中或的波长与频率的关系

　
照片4 12GHz的micro strip edge couple BPF电路板的设计实例

*印刷电路板上的波长比真空中的波长短

在比诱电率为 的电路板上的信号波长会变短，这种现象称为波长缩短率 ，波长缩短率可用下式表示:

例如G10玻璃环氧树脂(glass epoxy)的 为4.8，如果将该值夜代入式(2)便可求得波长缩短率:

假设800MHz的信号，空间波长为375nm，则玻璃环氧树脂电路板上的波长会缩短为:

375×0.456=171nm

*实际波长可用实效比诱电率计算

实际电路板若是由micro strip line构成的场合，由于电界会外漏至诱电体电路板外面临造成诱电率下降，该诱电率称为实效比诱电率。电路板上的缩短率SPCB 可用下式表示:
　

表2是1GHz常用的CEM-3与12GHz BS converter常用的PPO，利用MEL的SNAP高频仿真器计算两者实效比诱电率的结果；表3是根据实效比诱电率的计算结果，计算1G Hz与12GHz信号在印刷电路板上的波长。根据仿真分析结果显示传至印刷pattern的高频信号波长，对电路板的材质具有很高的相关性。
诱电体的厚度(t=mm) 实效比诱电率( εr ) 特性阻抗 Zo ( Ω ) Line宽度 W(mm)
0.6 3.246 50.07 1.143
1 3.256 50.08 1.92
(a)CEM-3, εr = 4.3,铜箔厚度18μm，频率1GHz

诱电体的厚度(t=mm) 实效比诱电率( εr ) 特性阻抗 Zo ( Ω ) Line宽度 W(mm)
0.6 2.591 50.06 1.396
1 2.669 50.06 2.289
(b)PPO,εr = 3.2 ,铜箔厚度18μm，频率10GHz

表2 典型的两种印刷电路板的实效比诱电率

频率 空间波长(λair) 电路板上的波长
(GHz) SPCB (mm) SPCB / 4(mm)
1 300 166.5
41.6
12　 15.5 3.9

表3 电路板上与空气中的波长差异

1、3点以上连线，尽量让线依次通过各点，便于测试，线长尽量短，如下图（按前一种）：
2、引脚之间尽量不要放线，特别是集成电路引脚之间和周围。
3、不同层之间的线尽量不要平行，以免形成实际上的电容。
4、布线尽量是直线，或45度折线，避免产生电磁辐射。
5、地线、电源线至少10-15mil以上（对逻辑电路）。
6、尽量让铺地多义线连在一起，增大接地面积。线与线之间尽量整齐。
7、注意元件排放均匀，以便安装、插件、焊接操作。文字排放在当前字符层，位置合理，注意朝向，避免被遮挡，便于生产。
8、元件排放多考虑结构，贴片元件有正负极应在封装和最后标明，避免空间冲突。
9、目前印制板可作4—5mil的布线，但通常作6mil线宽，8mil线距，12/20mil焊盘。布线应考虑灌入电流等的影响。
10、功能块元件尽量放在一起，斑马条等LCD附近元件不能靠之太近。
11、过孔要涂绿油（置为负一倍值）。
12、电池座下最好不要放置焊盘、过空等，PAD和VIL尺寸合理。
13、布线完成后要仔细检查每一个联线（包括NETLABLE）是否真的连接上（可用点亮法）。
14、振荡电路元件尽量靠近IC，振荡电路尽量远离天线等易受干扰区。晶振下要放接地焊盘。
15、多考虑加固、挖空放元件等多种方式，避免辐射源过多。
16、设计流程：
A：设计原理图；
B：确认原理；
C：检查电器连接是否完全；
D：检查是否封装所有元件，是否尺寸正确；
E：放置元件；
F：检查元件位置是否合理（可打印1：1图比较）；
G：可先布地线和电源线；
H：检查有无飞线（可关掉除飞线层外其他层）；
I：优化布线；
J：再检查布线完整性；
K：比较网络表，查有无遗漏；
L：规则校验，有无不应该的错误标号；
M：文字说明整理；
N：添加制板标志性文字说明；
O：综合性检查。