1、屏蔽的商业必要性
笔者提出的一个重要概念：
一个项目在计划阶段就要考虑屏蔽问题，这样花费在屏蔽措施上的成本才会最低。
若等到问题暴露出来再去查漏补缺，往往需要付出相当大的代价。
屏蔽措施往往带来费用和仪器重量的增加，若能以其他EMC方式加以解决，就尽量减少屏蔽。（言下之意屏蔽是最后一招）
对于PCB应注意以下两点：
1、使导线及元器件尽量靠近一块大的金属板（这个金属板不是指屏蔽体）
2、使电气部件及线路尽量靠近地层（减少层间信号的电磁干扰、地层可以吸收部分干扰 ）这样，即使是需要加屏蔽，也可以降低对屏蔽效能（SE shiedling effectiveness）的需求。

2、屏蔽的概念
屏蔽相当于一个滤波器，放置于电磁波的传播路径上，对其中的一部分频段形成高阻抗。阻抗比越大，屏蔽效能越好。
对于一般金属，0.5mm的厚度就能对1MHz的电磁波产生较好的屏蔽效果，对100MHz能有非常好的屏蔽效果，问题在于薄层金属屏蔽对1MHz以下或孔隙来说，屏蔽效果就不行了，本文重点介绍这方面。

3、大的间距、矩形屏蔽会更好
(1) 电路之间、屏蔽之间更大的间距能够减少相互干扰；
(2) 矩形（或不规则）的屏蔽外形，能够尽量避免频率共振；正方形的外壳往往容易引起共振；
但总的来说，电路板一般位于屏蔽体内，其元器件、线路等都会改变预期的共振频率点，所以不必太操心。

4、趋肤效应

趋肤深度
工程上定义从表面到电流密度下降到表面电流密度的0.368（即1/e）的厚度为趋肤深度或穿透深度Δ:

式中:
μ－导线材料的磁导率；
γ＝1/ρ－材料的电导率；
k－材料电导率（或电阻率）温度系数；

上图：不同频率下三种金属的趋肤效应深度（频率越高，深度越浅，越趋肤）；趋肤效应以传导的角度看，是希望趋肤深度深的，那表示导线的利用率高；但是对于屏蔽，是希望趋肤深度浅的，这样就能以较薄的金属屏蔽更多的电磁频段；50Hz的趋肤深度5～15mm，很难屏蔽……
用于屏蔽的金属应有良好的导电及导磁性能，厚度根据干扰的最低频率所产生的趋肤深度来定。一般1mm的低碳钢板或者1μm的镀锌层就能满足一般的应用。（这也是实际中常看到机箱壁上镀锌的原因）
5、孔隙
如果屏蔽体的整个壳体是无缝无孔的，那么对于30MHz的电磁波来说，要达到100dB的衰减效果不是难事。问题就在于他们不是无缝无孔的：

在一个完美的屏蔽壳体上开一个洞，相当于构成一个半波共振缝隙天线，屏蔽效能SE与孔的最大尺寸d、电磁波波长λ关系如下：

那么对于之前提到的30MHz，波长10m，假设有一个USB口（孔径对角线尺寸10mm），换算下来SE为54dB，d越大，SE越小。
我们常用到的电磁波频段：

我们在常规应用中制造出的干扰及谐波频段：

孔隙、平率与屏蔽效能的大致关系：

要达到40dB的SE，通常需要用导体垫圈、弹簧夹指来进行密封，注意内部元件与屏蔽罩的间距、数据总线与开孔和缝隙之间的距离。
还要注意，当屏蔽体中有电流，且电流的前进方向上有孔缝挡路，迫使电流绕行时，将引起孔缝类似天线而发射磁场，通过孔缝变化的电压产生磁场。

6、低频磁场的屏蔽
采用高磁导率的合金材料（如非晶合金、坡莫合金），按一定规格制成屏蔽罩，可大幅度减小磁场影响。

7、截至波导

8、垫圈
采用良导体，用于填缝，能承受一定的挤压变形，抗腐蚀、经久耐用.

9、可视组件的屏蔽

10、通风孔的屏蔽
将通风孔做成两种形式：
(1)金属网格（类似蜂窝铝板）
(2) (截至)波导

11、用喷漆或电镀的塑料
因为开模塑料美观轻便，所以时常使用，对这种情况，一般在塑料杯面喷涂导电材料，因为导电层厚度不可能太厚（微米级），实际效果不怎么样。
对于二类电器(class II)，还可能增加静电放电（ESD）的可能性。
二类电器：这类电器采用双重绝缘或加强绝缘，没有接地要求。

12、非金属屏蔽
如碳纤维或导电聚合物（导电塑料），但是无论如何其SE都不及金属的好。

13、屏蔽罩的安装

14、板级屏蔽

瞬态干扰抑制器件为什么不能代替滤波器防止电路工作异常？为什么一个设备如果抗射频干扰能力强，则一般抗静电放电能力也强？这里列出了关于EMC的58个经典问题与答案，你不必再为EMC问题而困扰！

1. 为什么要对产品做电磁兼容设计？
   答：满足产品功能要求、减少调试时间，使产品满足电磁兼容标准的要求，使产品不会对系统中的其它设备产生电磁干扰。

2. 对产品做电磁兼容设计可以从哪几个方面进行？
   答：电路设计（包括器件选择）、软件设计、线路板设计、屏蔽结构、信号线/电源线滤波、电路的接地方式设计。

3. 在电磁兼容领域，为什么总是用分贝（dB）的单位描述？10mV是多少dBmV？
   答：因为要描述的幅度和频率范围都很宽，在图形上用对数坐标更容易表示，而dB就是用对数表示时的单位，10mV是20dBmV。

4. 为什么频谱分析仪不能观测静电放电等瞬态干扰？
   答：因为频谱分析仪是一种窄带扫频接收机，它在某一时刻仅接收某个频率范围内的能量。而静电放电等瞬态干扰是一种脉冲干扰，其频谱范围很宽，但时间很短，这样频谱分析仪在瞬态干扰发生时观察到的仅是其总能量的一小部分，不能反映实际的干扰情况。

5. 在现场进行电磁干扰问题诊断时，往往需要使用近场探头和频谱分析仪，怎样用同轴电缆制作一个简易的近场探头？
   答：将同轴电缆的外层（屏蔽层）剥开，使芯线暴露出来，将芯线绕成一个直径1~2厘米小环（1~3匝），焊接在外层上。

6. 一台设备，原来的电磁辐射发射强度是300mV/m，加上屏蔽箱后，辐射发射降为3mV/m，这个机箱的屏蔽效能是多少dB？
   答：这个机箱的屏蔽效能应为40dB。

7. 设计屏蔽机箱时，根据哪些因素选择屏蔽材料？
   答：从电磁屏蔽的角度考虑，主要要考虑所屏蔽的电场波的种类。对于电场波、平面波或频率较高的磁场波，一般金属都可以满足要求，对于低频磁场波，要使用导磁率较高的材料。

8. 机箱的屏蔽效能除了受屏蔽材料的影响以外，还受什么因素的影响？
   答：受两个因素的影响，一是机箱上的导电不连续点，例如孔洞、缝隙等；另一个是穿过屏蔽箱的导线，如信号电缆、电源线等。

9. 屏蔽磁场辐射源时要注意什么问题？
   答：由于磁场波的波阻抗很低，因此反射损耗很小，而主要靠吸收损耗达到屏蔽的目的。因此要选择导磁率较高的屏蔽材料。另外，在做结构设计时，要使屏蔽层尽量远离辐射源（以增加反射损耗），尽量避免孔洞、缝隙等靠近辐射源。

10. 在设计屏蔽结构时，有一个原则是：尽量使机箱内的电缆远离缝隙和孔洞，为什么？
    答：由于电缆近旁总是存在磁场，而磁场很容易从孔洞泄漏（与磁场的频率无关）。因此，当电缆距离缝隙和孔洞很近时，就会发生磁场泄漏，降低总体屏蔽效能。

11. 测量人体的生物磁信息是一种新的医疗诊断方法，这种生物磁的测量必须在磁场屏蔽室中进行，这个屏蔽室必须能屏蔽从静磁场到1GHz的交变电磁场，请提出这个屏蔽室的设计方案。
    答：首先考虑屏蔽材料的选择问题，由于要屏蔽频率很低的磁场，因此要使用高导磁率的材料，比如坡莫合金。由于坡莫合金经过加工后，导磁率会降低，必须进行热处理。因此，屏蔽室要作成拼装式的，由板材拼装而成。事先将各块板材按照设计加工好，然后进行热处理，运输到现场，十分小心的进行安装。每块板材的结合处要重叠起来，以便形成连续的磁通路。这样构成的屏蔽室能够对低频磁场有较好的屏蔽效能，但缝隙会产生高频泄漏。为了弥补这个不足，在坡莫合金屏蔽室的外层用铝板焊接成第二层屏蔽，对高频电磁场起到屏蔽作用。

12. 什么是截止波导板（蜂窝板），什么场合使用，使用时要注意什么问题？
    答：由许多截止波导管组成的阵列板，需要较高的屏蔽效能和通风量时使用，使用时要注意蜂窝板与机箱之间要使用电磁密封衬垫安装，或焊接起来。

13. 有一台塑料机壳的设备，电磁辐射超标，为了使其满足电磁兼容标准的要求，开发人员在机壳内部用导电漆喷涂，结果没有明显改善，请分析可能会是什么原因。
    答：原来的塑料机箱上孔洞过多、过大，产生严重的泄漏，也可能是缝隙不严（可能是接触不紧，也可能是在结合处没有喷导电漆），产生泄漏。另外，原来机箱上的电缆（信号线、电源线）一般没有良好的滤波措施，这些电缆造成机箱泄漏。

14. 透明屏蔽窗有哪几种，使用时要注意什么问题？
    答：有玻璃夹金属网构成的屏蔽窗和在玻璃上镀上很薄的金属膜构成的屏蔽窗两种。在使用时，要注意金属网或导电镀膜一定要与屏蔽机箱的基体导电性紧密接触。

15. 在CRT显示器的屏幕上使用金属网夹层的屏蔽玻璃时，会有令人讨厌的条纹，怎样减小这种现象？
    答：将丝网的方向旋转一下，使纬线与显象管的扫描线之间形成15~20度夹角。

16. 电磁密封衬垫的两个关键特性是什么？列出尽可能多的电磁密封衬垫种类，并说明各种产品的适用场合。
    答：电磁密封衬垫必须具备的两个特性是弹性和导电性。常用电磁密封衬垫的种类有：指形簧片、金属网衬垫、导电橡胶、导电布包裹发泡橡胶、螺旋管等，除了有切向滑动接触的场合外，避免使用指形簧片，有环境密封要求时，使用导电橡胶，其它场合可使用导电布衬垫，需要屏蔽的频率不高时，也可用丝网衬垫，能够确保不会过量压缩时，可使用螺旋管。

17. 使用电磁密封衬垫时要注意什么问题？
    答：面板的厚度适当，防止在衬垫的反弹力作用下发生形变，造成更大的缝隙，面板厚度较薄时，紧固螺钉的间隔要较小。设置限位结构，防止过量压缩，选择适当的金属材料，减小电化学腐蚀。

18. 一个屏蔽机箱上，必须要穿过一根金属杆，怎样处理才不会破坏机箱的屏蔽效能？
    答：将金属杆的周围通过铍铜簧片与屏蔽基体可靠地搭接起来。

19. 电源线滤波器主要起什么作用，选型时主要考虑哪些参数，使用电源线滤波器时要注意什么问题？
    答：电源线滤波器的作用是抑制传导发射电流沿着电源线传播。选型时要考虑插入损耗（共模和差模）、额定电流、电压、有效的频率范围等参数，使用时要注意安装方法，必须射频接地良好，输入输出隔离、防止滤波过的导线部分再次污染。

20. 为什么电源线滤波器的高频滤波特性十分重要？
    答：如果高频特性不好，会导致设备的辐射发射超标或对脉冲性干扰敏感。

21. 进行结构电磁兼容设计时，有一个原则是：经过滤波的电源线要尽量远离各种信号电缆，这是为什么？
    答：如果电源线与信号电缆靠得很近，信号电缆上的高频信号会耦合到电源线上（特别是已经滤波过的部分），造成电源线上的传导发射超标。

22. 为什么选用电源线滤波器时，不能一味追求体积小巧？
    答：滤波器的体积主要由滤波器电路中的电感决定，较小的滤波器内的电感体积必须较小，这样电感量可能较小，会导致滤波器的低频滤波性能较差。另外，滤波器的体积较小，必须要求内部器件相互靠得很近，这样会降低滤波器的高频性能。

23. 什么叫滤波器的插入损耗，用什么方法测量滤波器的插入损耗可以得到最保险的结果？
    答：由于滤波器接入电路产生的电流、电压损耗叫做滤波器的插入损耗，干扰滤波器应对干扰频率的信号有尽量大的插入损耗。测量滤波器的插入损耗应采用源和负载阻抗的比值为0.1:100（或反过来）的条件来测，这时可以得到最坏条件下的结果，也就是最保险的结果。

24. 一般而言，交流线滤波器可以用在直流的场合，但是直流线滤波器绝对不能用在交流的场合，这是为什么？
    答：直流滤波器中使用的旁路电容是直流电容，用在交流条件下可能会发生过热而损坏，如果直流电容的耐压较低，还会被击穿而损坏。即使不会发生这两种情况，一般直流滤波器中的共模旁路电容的容量较大，用在交流的场合会发生过大的漏电流，违反安全标准的规定。

25. 信号线滤波器主要起什么作用，从安装方式上讲有哪些种类，怎样确定使用什么安装方式的信号滤波器？
    答：减小信号线上不必要的高频成分（主要是共模的），从而减小电缆的电磁辐射，或防止电缆作为天线接收空间电磁干扰，并传导进机箱。有线路板上安装和面板上安装两种方式，需要滤波的频率较低时使用线路板上安装的结构，需要滤波的频率较高时，使用面板上安装的结构。

26. 某根信号线上传输的信号最高频率为30MHz，测量表明，这根导线上有120MHz的共模干扰电流，用共模辐射公式预测，只要将这个共模电流抑制30dB，就可以满足电磁兼容标准的要求，需要几阶的低通滤波电路？
    答：按照题意，低通滤波器的截止频率为30MHz，而在120MHz的插入损耗要大于30dB。由于N阶滤波器的插入损耗增加速率为每倍频程6N（dB），30MHz至120MHz为两个倍频程，因此，N阶滤波器的截止频率若在30MHz，则在120MHz时插入损耗为程12N（dB）。若要使程12N > 30，则可取N=3，即低通滤波器的阶数至少为3。

27. 三端电容器为什么更适合于干扰滤波？
    答：电磁干扰的频率往往很高，因此干扰滤波器的高频特性至关重要，三端电容巧妙地利用一个电极上的两根引线电感构成了T型低通滤波器，而消除了传统电容器中引线电感的不良影响，提高了高频滤波特性，因此三端电容器更适合于干扰滤波。

28. 为什么说穿心电容是干扰滤波的理想器件？
    答：穿心电容是一种三端电容，但与普通的三端电容相比，由于它直接安装在金属面板上，因此它的接地电感更小，几乎没有引线电感的影响，另外，它的输入输出端被金属板隔离，消除了高频耦合，这两个特点决定了穿心电容具有接近理想电容的滤波效果。

29. 电磁干扰抑制用的磁芯与传统上用做电感的磁芯有什么不同，当将两者用错时，会发生什么现象？
    答：传统上用做电感磁芯的材料具有很小的损耗，用这种磁芯作成的电感损耗很小。而电磁干扰抑制用的磁芯损耗很大，用这种磁芯制作的电感具有很大的损耗，其特性更接近电阻。当将两者用错时，均达不到预期的目的。如果将电磁干扰抑制用的磁芯用在普通电感上，电感的Q值很低，会使谐振电路达不到要求，或对需要传输的信号损耗过大。如果将普通制作电感用的磁芯用在电磁干扰抑制的场合，则由于电感与电路中的寄生电容会发生谐振，可能使某个频率上的干扰增强。

30. 若一个旁路滤波电容的容量为470pF，两根引线的长度均为2mm，这个电容在什么频率上滤波效果最好（提示：引线的电感按1nH/mm估算）？
    答：当电容发生串联谐振时，其阻抗最小，具有最好的滤波效果。这个电容的谐振频率为
    
    因此，这个电容在116MHz的频率处滤波效果最好。

31. 用在外拖电缆上的信号线滤波器额定工作电压为什么最好大于200V（尽管一般电缆中传送的信号电压仅几V或十几V）？
    答：因为外拖电缆上会受到幅度很高的浪涌、静电放电等瞬间高压干扰的冲击，滤波电容的耐压要能够承受这些高压的冲击。

32. 什么是共模扼流圈，怎样绕制？
    答：仅对共模电流有电感作用的扼流圈称为共模扼流圈。共模扼流圈的绕法是使两根导线上的差模电流在磁芯中产生的磁力线方向相反，从而能够相互抵消。当电压较高时，去线和回线要分开绕，以保证足够的绝缘电压。当电压较低时，可以双线并绕。

33. 当设备电磁辐射超标时，我们往往在电缆上套一个铁氧体磁环。如果一台设备的电磁辐射超标，我们在设备的一根电缆上套上一个铁氧体磁环后，发现并没有什么改善，这说明什么问题，应当怎样处理？
    答：有两种可能，一种是原来的共模回路阻抗较高，共模扼流圈加入后所增加的阻抗与原来的回路阻抗相比很小，因此扼流圈的作用实际很小。另一种可能性是系统中还有其它辐射源，这根电缆的辐射减小量以分贝表示时其数值很小。如果属于前一种情况，可以在电缆端口上使用旁路电容，减小共模回路阻抗，如果属于第二种原因，则需要检查其它辐射源。

34. 当穿过面板的导线很多时，往往使用滤波连接器或滤波阵列板，在安装滤波连接器或滤波阵列板时要注意什么问题？
    答：要在滤波连接器或滤波阵列板与机箱面板之间安装电磁密封衬垫或用导电胶带将缝隙粘起来，防止缝隙处的电磁泄漏。

35. 在进行电磁干扰问题分析时，往往用什么定义来描述地线？
    答：将地线定义为信号的回流线。

36. 导致地线干扰问题的根本原因是什么？
    答：地线的阻抗是导致地线问题的根本原因，由于地线阻抗的存在，当地线上流过电流时，就会产生电压，形成电位差，而我们在设计电路时，是假设地线上各点电位是相同的，地线电位是整个系统工作的参考电位，实际地线电位与假设条件的不同导致了各种各样的地线问题。

37. 为什么在有些进口样机中看到有些地线通过电容或电感接地？
    答：为了使地线系统对于不同频率的信号呈现不同的地线结构。

38. 列出尽可能多的降低地线射频阻抗的方法。
    答：尽量使用表面积大的导体，以减小高频电流的电阻；尽量使导体短些，以减小电阻和电感；在导体表面镀银，减小表面电阻；多根导体并联，减小电感。

39. 什么是搭接，举出几种搭接的方法。
    答：金属构件之间的低阻抗（射频）连接称为搭接，搭接的方式有焊接、铆接、螺钉连接、电磁密封衬垫连接等。

40. 怎样防止搭接点出现电化学腐蚀现象？
    答：选择电化学电位接近的金属，或对接触的局部进行环境密封，隔绝电解液。

41. 电路或线路板电磁兼容性设计时要特别注意关键信号的处理，这里的关键信号指那些信号？
    答：从电磁发射的角度考虑，关键信号线指周期性信号，如本振信号、时钟信号、地址低位信号等；从敏感度的角度考虑，关键信号指对外界电磁干扰很敏感的信号，如低电平模拟信号。

42. 为什么数字电路的地线和电源线上经常会有很大的噪声电压？怎样减小这些噪声电压？
    答：数字电路工作时会瞬间吸取很大的电流，这些瞬变电流流过电源线和地线时，由于电源线和地线电感的存在，会产生较大的反冲电压，这就是观察到的噪声电压。减小这些噪声电压的方法一是减小电源线和地线的电感，如使用网格地、地线面、电源线面等，另一个方法是在电源线上使用适当的解耦电容（储能电容）。

43. 在实践中，常见到将多股导线绞起来作为高频导体，据说这样可以减小导线的射频阻抗，这是为什么？
    答：这样增加了导线的表面积，从而减小了高频电阻。

44. 为什么自动布线软件完成的线路板往往辐射较强？
    答：自动布线软件一般不能够保证周期性信号具有较小的回路面积，因此会产生较强的辐射。

45. 减小线路板电磁辐射的主要措施是什么？
    答：使容易产生辐射的信号（周期性信号）具有最小的回路面积。如果线路板上有外拖电缆，辐射较强的电路远离输入/输出电路，在输入输出电路的位置设置“干净地”以减小电缆上的共模电压。

46. 怎样从选器件方面减小电磁辐射？
    答：选择功耗低、上升/下降沿尽量缓、集成度尽量高的芯片。

47. 在使用多层板布线时，为了避免数字电路地线与模拟电路地线相互干扰，用两层地线面分别做数字地和模拟地，可以吗？为什么？
    答：不可以，两层地线之间的寄生电容较大，会发生严重的串扰。

48. 为什么在进行线路板布局时，要使高频电路尽量远离I/O电缆接口？
    答：防止高频信号耦合到电缆上，形成共模电压（电流），产生较强的共模辐射。

49. 在数字电路的线路板上安装电源解耦电容时要注意什么问题？
    答：解耦电容与芯片电源引脚和地线引脚形成的回路面积要尽量小。

50. 两个屏蔽机箱之间的互联电缆是辐射的主要原因，为了减小电缆的辐射，往往使用屏蔽电缆。屏蔽电缆要有效地抑制其电磁辐射必须满足什么条件？
    答：电缆的屏蔽层与屏蔽机箱之间360°搭接，使其满足哑铃模型的要求。

51. 铁氧体磁环是抑制电缆共模辐射的有效器件，在使用时要注意什么问题？
    答：首先要选择抑制电磁干扰用的铁氧体材料，其次，磁环的内径要尽量小，紧紧包住电缆，铁氧体磁环的外径和长度尽量大（在满足空间要求的条件下）。将电缆在磁环上绕多匝，可以提高低频的效果，但高频的效果会变差。铁氧体磁环的安装位置要靠近电缆的两端。

52. 使用双绞线提高对磁场的抗扰度时，要注意什么问题？
    答：双绞线两端所连接的电路不能同时接地，为信号回流提供第二条路径，最好是平衡电路。

53. 如果电感性负载的通断是由机械开关控制的，那么当开关闭合或断开时，会在开关触点上产生电弧放电和电磁干扰。这种干扰是开关闭合时严重，还是断开时严重？
    答：断开时严重。

54. 瞬态干扰抑制器件为什么不能代替滤波器，防止电路工作异常？
    答：瞬态干扰抑制器件只是将幅度很高的脉冲电压顶部削去，残留的仍是一个脉冲干扰电压，只是幅度低些，其中包含了大量的高频成分，会对电路造成影响，因此不能代替滤波器防止电路工作异常。

55. 安装瞬态抑制器件时，要注意什么问题？
    答：保证流过瞬态抑制器件的电流路径具有最小的阻抗，因此这个路径上的导线要尽量短，旁路电容的安装原则同样适合于瞬态抑制器件的安装。

56. 描述静电放电对电路造成影响的机理。
    答：双绞静电放电对电路造成的影响有两个机理，一个是静电放电电流直接流进电路，对电路的工作，乃至损坏电路硬件；另一个是静电放电路径附近产生很强的电磁场，对电路造成影响。

57. 为什么当机箱不是连续导电时，在做静电放电试验时往往会出问题？
    答：当机箱上有导电不连续点时，会迫使电流寻找另外的泄放路径，这条路径也可能是电路本身，从而使静电放电电流流进电路，产生不良影响；另外，当静电放电电流流过导电不连续点时，会在这个局部产生较强的电磁辐射，对电路的正常工作产生影响。

58. 为什么一个设备如果抗射频干扰能力强，则一般抗静电放电能力也强？
    答：因为静电放电产生的也是一种高频电磁场。

1. 实验的目的
   电快速瞬变脉冲群 EFT 试验的目的是验证电子设备机械开关对电感性负载切换、 继电器触点弹跳、 高压开关切换等引起的瞬时扰动的抗干扰能力。 这种试验方法是一种耦合到电源线路、 控制线路、 信号线路上的由许多快速瞬变脉冲组成的脉冲群试验。 容易出现问题的场合有电力设备或监控电网的设备、 使用在工业自动化上面的设备、医疗监护等检测微弱信号设备。

2. 干扰的特点
   EFT的特点是上升时间快，持续时间短，能量低，但具有较高的重复频率。
   EFT一般不会引起设备的损坏，但由于其干扰频谱分布较宽，会对设备正常工作产生影响。 其干扰机理为 EFT对线路中半导体结电容单向连续充电累积， 引起电路乃至设备的误动作。

1）电快速瞬变脉冲群测试及相关要求
不同的电子、 电气产品标准对 EFT抗扰度试验的要求是不同的， 但这些标准关于 EFT 抗扰度试验大多都直接或间接引用 GB/T17626.4 这一电磁兼容基础标准，并按其中的试验方法进行试验。下面就简要介绍一下该标准的内容。
2）信号发生器和试验波形
a）信号发生器

其中， U为高压直流电源， Rc 为充电电阻， Cc 为储能电容， Rs 为内部的放电电阻， Rm为阻抗匹配电阻， Cd为隔直电容， R0为外部的负载电阻， Cc的大小决定了单个脉冲的能量， Cc和 Rs 的配合决定了脉冲波的形状（特别是脉冲的持续时间） ， Rm决定了脉冲群发生器的输出阻抗（标准规定是 50Ω ）， Cd则隔离了脉冲群发生器输出波形中的直流成分，免除了负载对脉冲群发生器工作的影响。
b）实验波形
试验发生器性能的主要指标有三个： 单个脉冲波形、 脉冲的重复频率和输出电压峰值。 GB/T17626.4要求试验发生器输出波形应如图 1， 2 所示。

EFT是由间隔为 300ms的连续脉冲串构成， 每一个脉冲串持续 15ms， 脉冲波形组成，单个脉冲的上升沿 5ns，持续时间 50ns，重复频率 5kHz 和 100kHz。为了保证 5kHz和 100kHz注入的能量具有等效性， 当用 100kHz的重复频率代替 5kHz时， EFT的持续时间从 15ms缩减到 0.75ms。 传统上使用 5kHz 的重复频率， 然而100kHz更接近实际情况。在电力上一般要求为 100kHz。
c）干扰实验等级
受试设备的被试验部分主要包括设备的供电电源端口， 保护接地， 信号和控制端口。

需要注意， 并不是信号和控制信号在相同测试等级下信号发生器输出电压就比对电源测试的电压要低， 实际信号发生器输出的信号幅度是一致的， 是由负载阻抗决定的。 信号线一般阻抗为 50欧， 信号发生器内有 50 串接电阻。 所以信号测量电压应为 0.5xVp（开路） 。此电压可以正负偏差 10%。

耦合装置
GB/T17626.4 提供的耦合装置有两种：耦合 / 去耦网络和容性耦合夹。一般情况下，耦合 / 去耦网络主要用于电源端口试验，容性耦合夹主要用于 I/O 端口和通信端口试验。

耦合 / 去耦网络
耦合 / 去耦网络的作用是将干扰信号耦合到受试设备并阻止干扰信号连接到同一电网中的不相干设备。

耦合脉冲干扰是通过 33nF的电容，同时施加到 L1、 L2、 L3、 N、 PE信号上。信号电缆的屏蔽层则和耦合 / 去耦网络的机壳相连 , 机壳则接到参考接地端子上。这表明脉冲群干扰实际上是加在电源线与参考地之间 , 即加在电源线上的干扰是共模干扰。

容性耦合夹
对于采用耦合夹的试验来说 , 耦合夹能在受试设备各端口的端子、电缆屏蔽层或受试设备的其他部分无任何电连接的情况下把快速瞬变脉冲群耦合到受试线路上。 电容耦合夹的结构如图？所示。 试验中受试线路的电缆放在耦合夹的上下两块耦合板之间 , 耦合夹本身应尽可能地合拢 , 以提供电缆和耦合夹之间的最大耦合电容。耦合夹与电缆之间的典型电容是 50-200pf 。

电快速瞬变脉冲群试验失败原因分析

从干扰施加方式分析
对电源线通过耦合 / 去耦网络施加 EFT干扰时，信号发生器输出的一端通过33nF 的电容注入到被测电源线上，另外一端通过耦合单元的接地端子与大地相连；对信号 / 控制线通过容性耦合夹施加 EFT干扰时，信号发生器输出通过耦合板与受试电缆之间的分布电容进入受试电缆， 而受试电缆所接收到的脉冲是相对接地板而言的。 这两种干扰注入方式都是对大地的共模注入方式。 因此， 所有的差模抑制方法对此类干扰无能为力。

从干扰传输方式分析
脉冲群的单个脉冲波形前沿 tr 达到 5ns，脉宽达到 50ns，这就注定了脉冲群干扰具有极其丰富的谐波成分。幅度较大的谐波频率至少可以达到 1/ π tr ，亦即可以达到 64MHz左右，相应的波长为 5m。
对于一根载有 60MHz以上频率的电源线来说，如果长度为 1M，由于导线长度已经可以和信号的波长可比， 不能再以普通传输线来考虑， 信号在线上的传输过程中，部分依然可以通过传输线进入受试设备（传导发射） ，部分要从线上逸出，成为辐射信号进入受试设备（辐射发射） 。因此，受试设备受到的干扰实际上就是传导与辐射的结合。 很明显， 传导和辐射的比例和电源线长度相关， 线路越短，传导成分越多，而辐射比例越小；反之辐射比例就大。单纯对 EFT干扰施加端口采取传导干扰抑制（例如加滤波器）方式无法完全克服此类干扰的影响。

根据 EFT干扰造成设备失效的机理分析
单个脉冲的能量较小， 不会对设备造成故障。 但由于 EFT是持续一段时间的单极性脉冲串，它对设备线路结电容充电，经过累积，最后达到并超过 IC 芯片的抗扰度电平，将引起数字系统的位错、系统复位、内存错误以及死机等现象。
因此， 线路出错会有个时间过程， 而且会有一定偶然性和随机性。 而且很难判断究竟是分别施加脉冲还是一起施加脉冲设备更容易失效。 也很难下结论设备对于正向脉冲和负向脉冲哪个更为敏感。 测试结果与设备线缆布置、 设备运行状态和脉冲参数、 脉冲施加的组合等都有极大的相关性。 而不能简单认为在 EFT抗扰度试验中受试设备有一个门槛电平， 干扰低于这个电平， 设备工作正常； 干扰高于这个电平， 设备就失效。 正是这种偶然性和随机性给 EFT对策的方式和对策部位的选择增加了难度。 同时， 大多数电路为了抵抗瞬态干扰， 在输入端安装了积分电路， 这种电路对单个脉冲具有很好的抑制作用， 但是对于一串脉冲则不能有效抑制。 IEC61000-4-4 新版标准在单组脉冲群注入受试设备的脉冲总量没变（仍为 75 个）的情况下，将脉冲重复频率从 5kHz 提高到 100kHz，单位时间内的脉冲密集程度大大增加了。 单位时间内的脉冲个数越多， 对结电容的电荷积累也越快，越容易达到线路出错的阈限。因此，新的标准把脉冲重复频率提高，其本质上也是将试验的严酷程度提高。 这样能通过旧标准 EFT测试的产品， 在按照新标准进行测试时未必能通过。

从 EFT干扰的幅度分析
与其它瞬态脉冲一样， EFT抗扰度测试时施加在被测线缆上的 EFT脉冲幅度从几百伏到数千伏。 对付此类高压大能量脉冲， 仅依靠屏蔽、 滤波和接地等普通电磁干扰抑制措施是远远不够的。 对此类脉冲应先使用专用的脉冲吸收电路将脉冲干扰的能量和幅度降低到较低水平再采取其他的电磁干扰抑制措施， 这样才能
使被测设备有效抵抗此类干扰。

从 EFT干扰传输途径分析
如图 3 所示， EFT干扰主要通过以下几种途径干扰被测设备的正常工作，包括：
a） EFT 干扰通过耦合单元进入设备的电源线和控制信号线，在这些线缆上产生高达数千伏的共模脉冲噪声并沿着这些线缆进入被测设备内部， 当通过接口滤波器时干扰有所衰减，但依然有较高的干扰电压进入设备内部电源和 PCB电路，影响 PCB的正常工作。
b）同时，注入到电源线或信号控制线上的 EFT干扰会在传导的过程中向空间辐射， 这些辐射能量感应到邻近的电缆上， 通过这些电缆进入设备内部对电路形成干扰， 当没有对 EUT所有连接电缆采取 EFT防护措施时， 较易出现这种现象。
c）注入到电源线或信号控制线上的 EFT干扰进入设备内部后，直接通过空间辐射被 PCB电路接收， 对电路形成干扰。 当 PCB接口上有良好滤波措施， 但传输线缆与电路距离较近时，容易出现这种现象。

电子产品通过电快速瞬变脉冲试验的对策

抑制 EFT干扰的一般对策
从上一节分析我们可知， EFT干扰有以下几个特点：
a） EFT干扰以共模方式侵入敏感设备；
b） EFT干扰在传递过程中通过辐射和传导两种方式影响被测设备电路；
c） EFT 干扰是由一组组的密集的单极性脉冲构成，对敏感设备电路结点的影响具有连续累积性；
d） EFT 干扰侵入敏感设备的频率覆盖中高频频率段，且电源端口的频谱分量比信号端口低频分量更丰富；
e） EFT干扰是一种典型的高压快速脉冲干扰；
f ） EFT干扰主要通过三种路径影响敏感设备电路： 直接通过干扰线传导进入敏感设备电路； 通过干扰线辐射到相邻的干扰线， 再从相邻干扰线进入敏感设备电路； 通过干扰线辐射直接进入敏感设备电路。
针对这些特点，我们采取的对策包括：
a）对直接传导干扰应以共模抑制为主；
b）为抑制传导和辐射两者途径的干扰，我们除对端口线进行滤波外，还需对敏感电路进行屏蔽；
c）为了有效抑制这种密集的单极性脉冲，单纯使用反射型电容、电感滤波会很快饱和，考虑到电源和信号传递 RC类的吸收滤波器未必适用，较好的方式是利用高频铁氧体对高频干扰呈阻性，能直接吸收高频干扰并转化为热能的特性，来吸收此类干扰；
d）选择传输线滤波电路应覆盖侵入的 EFT干扰的频谱范围；
e）对 EFT类共模的高压快速脉冲干扰，若在干扰通道先采用对地的脉冲吸收器吸收大部分脉冲电压和能量， 再配合吸收式共模滤波器， 可起到事半功倍的效果；
f ）为了对 EFT干扰侵入敏感设备的三条路径都有较好的防范，我们除对干扰直接传输通道采取脉冲吸收和滤波，对空间辐射采取屏蔽等措施外，为防止EFT干扰通过空间辐射到非 EFT干扰直接侵入的端口线， 再从这些端口线侵入敏感设备， 应让这些端口线与其他端口线加以空间分隔， 并对些端口也采取适当的共模干扰抑制措施。

EFT干扰传输环路
图 8 所示为 EFT干扰传输环路。 EFT是共模干扰，它必须通过大地回路完成整个干扰环路。 EFT干扰源通过传导或空间辐射以共模方式进入敏感设备电源线或控制信号线， 通过这些线缆以传导或辐射方式进入敏感设备内部 PCB电路。 若EUT为金属外壳， PCB上的 EFT干扰通过 PCB与金属外壳间杂散电容 C1或直接通过接地端子传输到金属外壳，再通过金属外壳与大地之间杂散电容 C2传输到大地，由大地返回 EFT干扰源。若 EUT为非金属外壳， PCB上的 EFT干扰通过 PCB与大地之间较小的杂散电容 C3传输到大地，由大地返回 EFT干扰源。完成整个干扰环路。

针对电源线试验的措施
解决电源线 EFT 干扰问题的主要方法是在被测设备电源线入口处安装瞬态脉冲吸收器和吸收型的共模电源线滤波器， 阻止 EFT干扰进入被测设备。 下面根
据被测样品外壳的性质不同分两种情况进行讨论。

被测设备的机箱是金属的：
当被测设备机箱为金属材料时， 如图 8 所示， 金属机箱与大地之间有较大的杂散电容 C2，能够为 EFT 共模电流提供比较固定的通路。若被测样品有保护接地线通过电源插座与大地连接， 由于正常工作时设备与大地间的接地线具有较大的电感，因此电源线中的保护接地线也应作为被测线之一，通过网络耦合 EFT干扰， 并与电源插座保护地端通过去耦网络进行隔离， 对 EFT高频干扰成分阻抗较大。因此，仅靠改善电源线中保护接地的方法对提高被测样品的电源端 EFT抗扰性作用不明显。 处理方法是在金属机箱电源入口处加装由共模电感和共模电容构成的电源滤波器， 该滤波器金属外壳与金属机箱直接连接成为一个整体， 并通过机箱将滤波器输入、 输出电源线进行隔离。 共模滤波电容能将 EFT干扰导入机箱再通过其杂散电容 C2导入大地，通过大地回到干扰源。由于电源线滤波器中共模滤波电容受漏电流限制， 容量较小， 对 EFT干扰中较低的频率成分主要依靠共模电感抑制。 因此共模电感的选择很关键， 此处应选择铁氧体吸收式共模扼流圈。选择滤波器时要注意滤波器的抑制干扰带宽应覆盖 EFT干扰带宽。
由于 EFT干扰属高压瞬态脉冲干扰， 当 EFT测试等级较高时， 其高压脉冲产生的大电流很容易使共模电感饱和， 且其密集的单极性脉冲也容易使共模电容饱和，这时应让输入电源先通过对地（实际为金属外壳）脉冲吸收器，通过脉冲吸收器吸收大部分脉冲电压和能量， 再配合由共模电感和共模电容构成滤波器， 就能较好地抑制 EFT干扰。 当被测设备电源端口还需通过浪涌测试时， 为兼顾两个项目的测试需求，脉冲吸收器可选择氧化锌压敏电阻（对 220V交流电源供电产品， 压敏电阻选 470V系列） ， 它对瞬态脉冲具有纳秒级的响应时间； 当被测设备电源端口只需抑制 EFT脉冲时，硅瞬变电压吸收二极管（ TVS）是最佳选择（对
220V 交流电源供电产品，可选择 350V 系列） ，它对瞬态脉冲的响应时间小于 1纳秒。 脉冲吸收器是两端器件， 一端与每根输入电源线相连， 另一端在金属外壳的电源输入处与外壳相连，使脉冲吸收器吸收的能量通过其杂散电容 C2导入大地，通过大地回到干扰源。
通过以上的方式，在电源入口处将 EFT干扰通过金属机壳直接耦合到大地，从而避免了 EFT干扰通过电源端口进入内部电路， 对设备造成影响； 同时， 金属外壳也有效地保护了内部电路，隔离了在外部电源线上的 EFT干扰的空间辐射。

被测设备机箱是非金属的：
当被测设备机箱为非金属材料时， 如图 8 所示， 耦合进设备的 EFT干扰只能通过内部电路与大地之间较小的杂散电容 C3 耦合进大地，被测样品电路对地会有较大的 EFT干扰电压存在， 从而影响其正常工作。 此时， 必须在机箱底部加一块金属板，有效地增加了设备对大地的杂散电容，如图 9 所示，在设备内部，脉冲吸收器、 电源滤波器、 电源模块以及 PCB板都安装在该金属平板上面， 电源模块和电源滤波器的金属外壳与金属平板紧密连接， 金属平板作为被测设备的公共参考平面。这时的金属平板的作用等效于金属外壳， EFT干扰电流通过金属平板与大地之间的杂散电容形成通路，回到干扰源。

如果设备的尺寸较小， 则金属板尺寸也较小， 这时金属板与大地之间的杂散电容量较小， 不能起到较好的干扰旁路作用。 在这种情况下， 脉冲吸收器和滤波器中的共模电容作用有限， 主要靠滤波器中共模电感发挥作用。 此时， 需要采用各种措施提高电感滤波特性， 必要时可用多个电感串联， 展宽共模电感的抑制频率范围，保证滤波效果。
对此类被测设备还需留意的是， 由于没有金属外壳屏蔽， 滤波器之前的电源线上的 EFT干扰会通过空间辐射进入被测设备内部电路，从而形成干扰。此时，脉冲吸收器和电源滤波器应放在靠近设备外壳处， 电源线进入设备外壳后立即与脉冲吸收器和电源滤波器连接。 防止机箱内多余的带 EFT干扰电源线与内部电路通过空间耦合传递 EFT干扰。

针对信号线试验应采取的措施
对信号和控制线进行 EFT抗扰度测试时， EFT脉冲采用容性耦合夹共模方式注入， 与电源端的耦合网络注入方式相比， 注入 EFT脉冲的频谱范围较窄； 注入能量也较低。 信号和控制线注入是针对整条电缆进行， 不再对电缆内部各传输线分别注入或局部组合注入。 下面就信号控制线注入在几种不同情况下的对策进行分别介绍。

被测设备的机箱是金属的：
由于 EFT抗扰度测试干扰脉冲采用容性耦合夹注入信号控制电缆。 消除此类干扰耦合的最佳方法是将被测电缆屏蔽起来。 若被测样品的外壳为金属外壳且接地， 被测电缆在穿过金属外壳处将屏蔽层与金属外壳 360度环接， 通过容性耦合夹进入被测电缆屏蔽层的 EFT干扰通过该连接导入金属外壳，此时， EFT干扰的中高频分量通过外壳与大地之间的杂散电容耦合到大地， EFT干扰的低频分量通过外壳的接地线导入大地， 并从大地返回干扰源。 对没有保护接地线的被测设备，EFT干扰的低频成分可能会对被测设备电路产生干扰。此时，补充接地线可以有效克服这类干扰。
对信号控制端口进行测试时， 被测设备的电源端口是直接与电源连接的， 连接金属外壳的保护接地线不再像电源端口测试那样通过耦合 / 去耦网络而是直接与插座的保护地线连接， 能有效吸收 EFT干扰的低频成分。 其作用是非常明显的。
若屏蔽层有 EFT干扰电流流通， 则部分高频干扰会耦合到屏蔽电缆的内部信号线上。 此时穿过金属外壳的信号控制线应在外壳接口处加装由适当的共模扼流圈（该共模扼流圈可由所有信号线在一个高频磁环上同向并绕 3 到 10 圈构成）和对外壳的共模电容构成的信号线滤波器。 若共模电容对信号传输有影响， 可以通过降低或取消共模电容同时提高共模扼流圈的吸收能力来达到目的。 共模扼流
圈实际是一种低通滤波器， 只有当电感量足够大时， 才能对 EFT干扰的低频成分有效果。但是当扼流圈的电感量较大时（往往匝数较多） ，杂散电容也较大，扼流圈的高频抑制效果降低。因此，在实际使用时，需要注意调整扼流圈的匝数，必要时用两个不同匝数扼流圈串联起来，兼顾高频和低频的要求。
若被测信号控制电缆无法或不便更换为屏蔽电缆， 则 EFT干扰直接进入到线缆内部的每一根传输线上， 此时可采取类似电源线处理方法， 在信号控制线缆进入金属外壳入口处加装瞬态脉冲吸收器与信号线共模滤波器。 瞬态脉冲吸收器选择原则与电源线处理方法相同， 其耐压选择应与端口的工作电压相适应。 信号线共模滤波器抑制的频率范围应能覆盖电缆上注入的 EFT干扰频率范围。 若此时瞬态脉冲吸收器的结电容和共模滤波器的共模电容对信号传输有影响， 可选择结电容较小的瞬态脉冲吸收器并降低或取消共模电容同时提高共模扼流圈的吸收能力来达到目的。 若结电容较小的瞬态脉冲吸收器依然影响电缆中的高速信号传输时，则只能去掉瞬态脉冲吸收器并将普通电缆换为屏蔽电缆。

被测设备机箱是非金属的 :
当被测设备机箱为非金属材料时， 可按照图 9 的方式， 在机箱底部加一块金属平板， 如图 8 所示， 从而有效地增加设备对大地的杂散电容， 并让被测设备的保护接地线与金属平板相连。
此时若将信号控制电缆屏蔽起来， 也可以较好抑制 EFT干扰。 屏蔽电缆进入设备后， 屏蔽层通过直接固定的方式与金属平板连接， 穿出金属屏蔽层的信号线以最短距离与滤波器连接，该滤波器直接安装在金属平板上。
若被测信号控制电缆无法或不便更换为屏蔽电缆， 在信号控制线缆进入设备外壳的入口处加装瞬态脉冲吸收器与信号线共模滤波器。 同时若瞬态脉冲吸收器的结电容和共模滤波器中的共模电容对信号传输有影响。
对此类被测设备还需留意的是， 由于没有金属外壳屏蔽， 滤波器前的信号控制线上的 EFT干扰的空间辐射会进入被测设备内部电路，从而对电路形成干扰。
所以滤波器及脉冲吸收器尽量靠近接口。
当通过空间远离的方法依然不能防止信号控制电缆上的空间辐射干扰时， 干扰会直接耦合进电路。 这时只能对敏感电路进行局部屏蔽。 屏蔽体应该是一个完整的六面体。

其他端口的防护措施
在 EFT抗扰度测试中， 并非所有外部信号控制端口都需进行 EFT抗扰度测试，这些端口一般连接电缆比较短，标准认为在实际使用过程中不易直接耦合大的EFT干扰，所以不对这些端口 EFT抗扰度提出测试要求。若我们按照上边的设计要求对需进行 EFT测试的电源、信号和控制端口采取了相应的抑制措施，在 EFT测试过程中， 被测电源线、 信号控制线上的 EFT干扰会向空间辐射， 被机箱外的其他端口线缆接收， 也会耦合进被测设备内部形成干扰。 因此， 应针对这些端口采取必要的抑制措施。 由于， 感应进这些端口的 EFT干扰为频率比较高、 幅度比较小的共模干扰， 只需在这些端口线进入被测设备入口处采用信号线共模抑制滤波器， 就能起到较好的抑制效果， 应该注意的是共模抑制滤波器的抑制频率范围与端口感应到的 EFT干扰频谱相适应， 且滤波器外壳应与金属机壳或金属平板良好连接。 若端口传输的信号为敏感信号， 建议采用屏蔽绞线， 屏蔽层与金属机壳或金属平板良好连接

针对电源线试验的措施
解决电源线干扰问题的主要方法是在电源线入口处安装电源线滤波器，阻止干扰进入设备。快速脉冲通过电源线注入时，可以是差模方式注入，也可以是共模方式注入。对差模方式注入的一般可以通过差模电容（X电容）和电感滤波器加以吸收。若注入到电源线上的电压是共模电压，滤波器必须能对这种共模电压起到抑制作用才能使受试设备顺利通过试验。下面是用滤波器抑制电源线上的电快速脉冲的方法。
(1) 设备的机箱是金属的：
这种情况是最容易的。因为机箱是金属的，它与地线面之间有较大的杂散电容，能够为共模电流提供比较固定的通路。这时，只要在电源线的入口处安装一只含有共模滤波电容的电源线滤波器，共模滤波电容就能将干扰旁路掉，使其回到干扰源。由于电源线滤波器中的共模滤波电容受到漏电流的限制，容量较小，因此对于干扰中较低的频率成分主要依靠共模电感抑制。另外，由于设备与地线面之间的接地线具有较大的电感，对于高频干扰成分阻抗较大，因此设备接地与否对试验的结果一般没有什么影响。除了选择高频性能良好的滤波器以外，在安装滤波器时，注意滤波器应靠近金属机箱上的电源入口处，防止电源线二次辐射造成的干扰。
(2) 设备机箱是非金属的：
如果设备的机箱是非金属的，必须在机箱底部加一块金属板，供滤波器中的共模滤波电容接地。这时的共模干扰电流通路通过金属板与地线面之间的杂散电容形成通路。如果设备的尺寸较小，意味着金属板尺寸也较小，这时金属板与地线面之间的电容量较小，不能起到较好的旁路作用。在这种情况下，主要靠电感发挥作用。此时，需要采用各种措施提高电感高频特性，必要时可用多个电感串联。

针对信号线试验应采取的措施
快速脉冲通过信号/控制线注入时，由于是采用容性耦合夹注入，属共模注入方式。
(1) 信号电缆屏蔽：
从试验方法可知，干扰脉冲耦合进信号电缆的方式为电容性耦合。消除电容性耦合的方法是将电缆屏蔽起来，并且接地。因此，用电缆屏蔽的方法解决电快速脉冲干扰的条件是电缆屏蔽层能够与试验中的参考地线面可靠连接。如果设备的外壳是金属的并是接地的设备，这个条件容易满足。当设备的外壳是金属的，但是不接地时，屏蔽电缆只能对电快速脉冲中的高频成分起到抑制作用，这是通过金属机壳与地之间的杂散电容来接地的。如果机箱是非金属机箱，则电缆屏蔽的方法就没有什么效果。
(2) 信号电缆上安装共模扼流圈：
共模扼流圈实际是一种低通滤波器，只有当电感量足够大时，才能对电快速脉冲群有效果。但是当扼流圈的电感量较大时（往往匝数较多），杂散电容也较大，扼流圈的高频抑制效果降低。而电快速脉冲波形中包含了大量的高频成分。因此，在实际使用时，需要注意调整扼流圈的匝数，必要时用两个不同匝数扼流圈串联起来，兼顾高频和低频的要求。
(3) 信号电缆上安装共模滤波电容：
这种滤波方法比扼流圈具有更好的效果，但是需要金属机箱作为滤波电容的地。另外，这种方法会对差模信号有一定的衰减，在使用时需要注意。
(4) 对敏感电路局部屏蔽：
当设备的机箱为非金属机箱，或者电缆的屏蔽和滤波措施不易实施时，干扰会直接耦合进电路。这时只能对敏感电路进行局部屏蔽。屏蔽体应该是一个完整的六面体。

基准时钟信号的传送与分配
在数字同步网中,高稳定度的基准时钟是同步网的最高基准源,通过等级分配结构提供同步信息.例如根据光缆干线网络示意图,设置于一级节点(NPRC)网络中心基准时钟通过PDH或SDH传输系统向二级节点和三级节点传递定时信号.这些数字延伸和基准时钟一起称为基准分配网络.基准分配网络应当设置主用和备用,如果某个二级时钟失去了与基准时钟的同步,它将以保持方式工作,并且在必要时使用备用传输路由满足滑动率指标.因此,在基准分配网络内短时间的中断对同步影响很小,甚至没有影响。

局内综合定时供给
局内综合定时供给发生器,受来自同步链路的至少两个2048Kb/s信号同步,定时供给发生器向楼内的所有被同步的时钟提供2048Kb/s,2048KHZ等多种定时信号。

楼内同步链路选择:
(1)为安全可靠起见,楼内同步链路尽可能分散.例如,主备用定时尽可能来自不同路由;
(2)为防止基准发生故障性中断,应保证同步链路能适时倒换和识别;
(3)为保证基准的质量,在楼内应指定基准传输路由。

同步定时信号的传递方式
当采用分布式多基准钟同步系统时,各基准时钟输出定时信号直接同步本站长途交换机.SDH传输系统和DDN网,同时通过传输系统向各网元时钟提供定时信号。

同步区的划分
各个通信运营公司都必须建立自己的数字同步网,拥有独立的基准参考源和NPRC.由于各运营公司既相互竞争,又要互通互连,因此最好的方法:采用基准参考源均来自卫星信号的同步时钟设备。
各个通信运营公司同步区划分原则上采用建立全国中心(包括大区网络枢纽中心)NPRC.而同步区划分按每一个分公司(省)为一个同步区建立本地LPRC,每一个同步区再划分几个子同步区(或电信区),在沿海发达地区子同步区范围可更小一点,这样更便于维护管理,同时提高各同步区定时信号质量。

同步网时钟及等级
一级基准时钟：
一级基准时钟分为两种：
⑴ 全网基准钟（PRC）：由自主运行的铯原子钟组或铯原子钟与卫星定位系统（GPS和/或GLONASS及其他定位系统）组成。PRC是全网同步基准的根本保障，PRC的设置应符合以下原则：
——PRC的设置数量及分布应满足省际SDH传送层的同步稳定和安全可靠性要求，即：宜使省际SDH传送网层有来自两个不同PRC的同步基准源；
——PRC的设置数量及分布应有利于对全程全网漂动指标的控制；
——PRC应设置在省际传送层枢纽节点所在的通信搂内。
⑵ 区域基准钟（LPR），由卫星定时系统（GPS和/或GLONASS及其他定位系统，下同）和铷原子钟组成。它既能接收卫星定位系统的同步，也能同步于PRC，LPR是各省的同步基准源。LPR的设置应符合以下原则：
——LPR的设置数量及分布应满足省内SDH传送网层的同步稳定和安全可靠性要求，即：宜使省内SDH传送网层源自两个不同LPR的同步基准源；
——原则上每个省设置两个LPR（如该省已设有1个PRC，则需设1个LPR），地点选择在省际传送层与省内传送层交汇节点所在的通信搂内。

二级节点时钟（SSU-T）
二级节点时钟是各地市接收LPR同步基准源的同步节点。二级节点时钟的设置应符合以下原则：
——二级节点时钟的设置数量及分布应满足本地SDH传送层的同步稳定和安全可靠性要求，即：宜使本地SDH传送网层源自两个不同SSU-T的同步基准源；
——二级节点时钟设置地点选择在省内传送层与本地传送层交汇节点所在的通信搂内。
——未设有PRC和LPR的省中心一级交换中心、地市二级交换中心、以及本地网的汇接局所在通信楼内也可设置二级节点时钟三级节点时钟（SSU-L）

三级节点时钟由高稳晶体钟组成。三级节点时钟宜设置在本地网端局以及传送层汇聚节点处所在通信楼。三级节点时钟的设置应根据通信楼内业务节点发展、局房条件、本地定时平台上的SDH系统可提供的同步输出端口等因素综合考虑，要切实注意技术经济的实用性和合理性。

当我们提到特性阻抗的时候，通常很少考虑它与频率的关系。其原因在于，特性阻抗是传输线的一个相当稳定的属性，主要和传输线的结构也就是横截面的形状有关。从工程的角度来说，把特性阻抗作为一个恒定量是合理的。说实话，搞了这么长时间的SI设计，还没碰到需要考虑特性阻抗变化的情况。

既然有网友一定要考虑这个问题，今天我们就稍稍深入一下，看看特性阻抗的真实面目。虽然没有太大的工程应用价值，但是对于理解问题还是有好处的。

特性阻抗是从理论上分析传输线时经常提到的一个量，从传输线的角度来说，它可以用下面的公式表示：

Z0 = / L
/ ------
^/ C

L表示传输线的单位长度电感，C为单位长度电容。乍一看，似乎公式中没有任何变化的量。但是特性阻抗真的是个恒定的量吗？我们使用Polar软件对横截面固定的传输线进行扫频计算，频率范围定在100MHz~10GHz，来看看场求解器给出的结果，如下图：

你可能感到惊讶，特性阻抗随着频率的升高变小了，why？阻抗公式中那个量发生了变化？

其实这涉及到电磁学方面的一个深层次的问题。罪魁祸首是电感！！电感问题是个很复杂的问题，对电感的理论计算很繁琐，有兴趣的网友可以找资料看看电感的计算，详细的推导过程我就不在这里写了。简单的说，导线的电感由两部分组成：导线的内部电感和导线的外部电感。当频率升高时，导线的内部电感减小，外部电感不变，总电感减小，因而导致了特性阻抗减小。

我们知道，电感的定义是指围绕在电流周围的磁力线匝数。电感随频率减小，直觉告诉我们一定是导线中电流分布发生了变化。到这里我想各位网友应该豁然开朗了。趋肤效应（skin effect）你一定不会陌生。看看下面的这张图你会有更直观的感受，这是用二维场求解器仿真出来的高频时导体中电流的分布。黄色部分是电流所在位置。

当频率升高时，电流向导线表面集中，在导线内部电流密度减小，当然电感减小。电感的本质，是围绕在电流周围的磁力线匝数，注意“围绕在电流周围”这个说法。假设存在极端情况，导线内部电流完全消失，所有的电流集中在导体表面，磁力线当然没法再内部去环绕电流，内部电感消失。导线总电感减小，减小的那一部分就是导线的内部电感。当然这种说法不严谨，不过对直观的理解问题非常有帮助。

结论：

1、传输线的特性阻抗确实和频率有关，随着频率升高，特性阻抗减小，但会逐渐趋于稳定。

2、特性阻抗的变化的原因是导线的单位长度电感随频率升高而减小。

3、这种特性阻抗的变化很小，在工程应用中一般不用考虑它的影响。知道有这个事就是了。

（文章转摘自：于博士信号完整性研究网 ）

首先按看一下对信号发射端的影响。当一个快速上升的阶跃信号到达电容时，电容快速充电，充电电流和信号电压上升快慢有关，充电电流公式为：I=C*dV/dt。电容量越大，充电电流越大，信号上升时间越快，dt越小，同样使充电电流越大。

我们知道，信号的反射与信号感受到的阻抗变化有关，因此为了分析，我们看一下，电容引起的阻抗变化。在电容开始充电的初期，阻抗表示为：

这里dV实际上是阶跃信号电压变化，dt为信号上升时间，电容阻抗公式变为：

从这个公式中，我们可以得到一个很重要的信息，当阶跃信号施加到电容两端的初期，电容的阻抗与信号上升时间和本身的电容量有关。

通常在电容充电初期，阻抗很小，小于走线的特性阻抗。信号在电容处发生负反射，这个负电压信号和原信号叠加，使得发射端的信号产生下冲，引起发射端信号的非单调性。

对于接收端，信号到达接收端后，发生正反射，反射回来的信号到达电容位置，那个样发生负反射，反射回接收端的负反射电压同样使接收端信号产生下冲。

为了使反射噪声小于电压摆幅的5%（这种情况对信号影响可以容忍），阻抗变化必须小于10%。那么电容阻抗应该控制在多少？电容的阻抗表现为一个并联阻抗，我们可以用并联阻抗公式和反射系数公式来确定它的范围。对于这种并联阻抗，我们希望电容阻抗越大越好。假设电容阻抗是PCB走线特性阻抗的k倍，根据并联阻抗公式得到电容处信号感受到的阻抗为：

阻抗变化率为：，即，也就是说，根据这种理想的计算，电容的阻抗至少要是PCB特性阻抗的9倍以上。实际上，随着电容的充电，电容的阻抗不断增加，并不是一直保持最低阻抗，另外，每一个器件还会有寄生电感，使阻抗增加。因此这个9倍限制可以放宽。在下边的讨论中假设这个限制是5倍。

有了阻抗的指标，我们就可以确定能容忍多大的电容量。电路板上50欧姆特性阻抗很常见，我就用50欧姆来计算。

得出：

即在这种情况下，如果信号上升时间为1ns，那么电容量要小于4皮法。反之，如果电容量为4皮法，则信号上升时间最快为1ns，如果信号上升时间为0.5ns，这个4皮法的电容就会产生问题。

这里的计算只不过是为了说明电容的影响，实际电路中情况十分复杂，需要考虑的因素更多，因此这里计算是否精确没有实际意义。关键是要通过这种计算理解电容是如何影响信号的。我们对电路板上每一个因素的影响都有一个感性认识后，就能为设计提供必要的指导，出现问题就知道如何去分析。精确的评估需要用软件来仿真。

总结：

1 PCB走线中途容性负载使发射端信号产生下冲，接收端信号也会产生下冲。

2 能容忍的电容量和信号上升时间有关，信号上升时间越快，能容忍的电容量越小。

（文章转摘自：于博士信号完整性研究网 ）

图1

我们考察B点电容的阻抗情况。电容的电流为：

随着电容的充电，电压变化率逐渐减小（电路原理中的瞬态过程），电容的充电电流也不断减小。即电容的充电电流是随时间变化的。
电容的阻抗为：

因此电容所表现出来的阻抗随时间变化，不是恒定的。正是这种阻抗的变化特性决定了电容对信号影响的特殊性。如果信号上升时间小于电容的充电时间，最初电容两端的电压迅速上升，这时阻抗很小。随着电容充电，电压变化率下降，充电电流减小，表现为阻抗明显增大。充电时间无穷大时，电容相当于开路，阻抗无穷大。

阻抗的变化必然影响信号的反射。在充电的开始一段时间，阻抗很小，小于传输线的特性阻抗，将发生负反射，反射回源端A点的信号将产生下冲。随着电容阻抗的增加，反射逐渐过渡到正反射，A点的信号经过一个下冲会逐渐升高，最终达到开路电压。

因此电容负载使源端信号产生局部电压凹陷。精确波形和传输线的特性阻抗、电容量、信号上升时间有关。

对于接收端，很明显，就是一个RC充电电路，不是很严谨，但是和实际情况非常相似。电容两端电压，即B点电压随RC充电电路的时间常数呈指数增加（基本电路原理）。因此电容对接收端信号上升时间产生影响。
RC充电电路的时间常数为 ，这是B点电压上升到电压终值的即37%所需的时间。B点电压10%~90%上升时间为

如果传输线特性阻抗为50欧姆，电容量10pF，则10~90充电时间为1.1ns。如果信号上升时间小于1.1ns，那么B点电压上升时间主要由电容充电时间决定。如果信号上升时间大于1.1ns，末端电容器作用是使上升时间进一步延长，增加约1.1ns（实际应比这个值小）。图2显示了终端电容负载对驱动端和接受端产生影响的示意图，放在这里，让大家能有个感性的认识。

图2

至于信号上升时间增加的精确值是多少，对于电路设计来说没必要，只要定性的分析，有个大致的估算就可以了。因为计算再精确也没实际意义，电路板的参数也不精确！对于设计者来说，定性分析并了解影响，大致估算出影响在那个量级，能给电路设计提供指导就可以了，其他的事软件来做吧。举个例子，如果信号上升时间1ns，电容使信号上升时间增加远小于1ns，比如0.2 ns，那么这么一点点增加可能不会有什么影响。如果电容造成的上升时间增加很多，那可能就会对电路时序产生影响。那么多少算很多？看看电路的时序余量吧，这涉及到电路的时序分析和时序设计。

总之接收端电容负载的影响有两点：
1、 使源端（驱动端）信号产生局部电压凹陷。
2、 接收端信号上升时间延长。
在电路设计中这两点都要考虑。

（文章转摘自：于博士信号完整性研究网 ）

有三个因素和这一影响有关：阻抗变化的大小、信号上升时间、窄线条上信号的时延。

首先讨论阻抗变化的大小。很多电路的设计要求反射噪声小于电压摆幅的5%（这和信号上的噪声预算有关），根据反射系数公式：

可以计算出阻抗大致的变化率要求为： 。你可能知道，电路板上阻抗的典型指标为+/-10%，根本原因就在这。
如果阻抗变化只发生一次，例如线宽从8mil变到6mil后，一直保持6mil宽度这种情况，要达到突变处信号反射噪声不超过电压摆幅的5%这一噪声预算要求，阻抗变化必须小于10%。这有时很难做到，以 FR4板材上微带线的情况为例，我们计算一下。如果线宽8mil，线条和参考平面之间的厚度为4mil，特性阻抗为46.5欧姆。线宽变化到6mil后特性阻抗变成54.2欧姆，阻抗变化率达到了20%。反射信号的幅度必然超标。至于对信号造成多大影响，还和信号上升时间和驱动端到反射点处信号的时延有关。但至少这是一个潜在的问题点。幸运的是这时可以通过阻抗匹配端接解决问题。

如果阻抗变化发生两次，例如线宽从8mil变到6mil后，拉出2cm后又变回8mil。那么在2cm长6mil宽线条的两个端点处都会发生反射，一次是阻抗变大，发生正反射，接着阻抗变小，发生负反射。如果两次反射间隔时间足够短，两次反射就有可能相互抵消，从而减小影响。假设传输信号为1V，第一次正反射有0.2V被反射，1.2V继续向前传输，第二次反射有 -0.2*1.2 = 0.24v被反射回。再假设6mil线长度极短，两次反射几乎同时发生，那么总的反射电压只有0.04V，小于5%这一噪声预算要求。因此，这种反射是否影响信号，有多大影响，和阻抗变化处的时延以及信号上升时间有关。研究及实验表明，只要阻抗变化处的时延小于信号上升时间的20%，反射信号就不会造成问题。如果信号上升时间为1ns，那么阻抗变化处的时延小于0.2ns对应1.2英寸，反射就不会产生问题。也就是说，对于本例情况，6mil宽走线的长度只要小于3cm就不会有问题。

当PCB走线线宽发生变化时，要根据实际情况仔细分析，是否造成影响。需要关注的参数由三个：阻抗变化有多大、信号上升时间是多少、线宽变化的颈状部分有多长。根据上面的方法大致估算一下，适当留出一定的余量。如果可能的话，尽量让减小颈状部分长度。

需要指出的是，实际的PCB加工中，参数不可能像理论中那样精确，理论能对我们的设计提供指导，但不能照搬照抄，不能教条，毕竟这是一门实践的科学。估算出的值要根据实际情况做适当的修订，再应用到设计中。如果感觉经验不足，那就先保守点，然后在根据制造成本适当调整。

文章欢迎转载，转载请注明出处：于博士信号完整性研究网

图1

那么信号振铃是怎么产生的呢？
前面讲过，如果信号传输过程中感受到阻抗的变化，就会发生信号的反射。这个信号可能是驱动端发出的信号，也可能是远端反射回来的反射信号。根据反射系数的公式，当信号感受到阻抗变小，就会发生负反射，反射的负电压会使信号产生下冲。信号在驱动端和远端负载之间多次反射，其结果就是信号振铃。大多数芯片的输出阻抗都很低，如果输出阻抗小于PCB走线的特性阻抗，那么在没有源端端接的情况下，必然产生信号振铃。
信号振铃的过程可以用反弹图来直观的解释。假设驱动端的输出阻抗是10欧姆，PCB走线的特性阻抗为50欧姆（可以通过改变PCB走线宽度，PCB走线和内层参考平面间介质厚度来调整），为了分析方便，假设远端开路，即远端阻抗无穷大。驱动端传输3.3V电压信号。我们跟着信号在这条传输线中跑一次，看看到底发生了什么？为分析方便，忽略传输线寄生电容和寄生电感的影响，只考虑阻性负载。图2为反射示意图。
第1次反射：信号从芯片内部发出，经过10欧姆输出阻抗和50欧姆PCB特性阻抗的分压，实际加到PCB走线上的信号为A点电压3.3*50/(10+50)=2.75V。传输到远端B点，由于B点开路，阻抗无穷大，反射系数为1，即信号全部反射，反射信号也是2.75V。此时B点测量电压是2.75+2.75=5.5V。
第2次反射：2.75V反射电压回到A点，阻抗由50欧姆变为10欧姆，发生负反射，A点反射电压为-1.83V，该电压到达B点，再次发生反射，反射电压-1.83V。此时B点测量电压为5.5-1.83-1.83=1.84V。
第3次反射：从B点反射回的-1.83V电压到达A点，再次发生负反射，反射电压为1.22V。该电压到达B点再次发生正反射，反射电压1.22V。此时B点测量电压为1.84+1.22+1.22=4.28V。
第4次反射：。。。 。。。 。。。第5次反射：。。。 。。。 。。。
如此循环，反射电压在A点和B点之间来回反弹，而引起B点电压不稳定。观察B点电压：5.5V->1.84V->4.28V->……，可见B点电压会有上下波动，这就是信号振铃。

图2

信号振铃根本原因是负反射引起的，其罪魁祸首仍然是阻抗变化，又是阻抗！在研究信号完整性问题时，一定时时注意阻抗问题。
负载端信号振铃会严重干扰信号的接受，产生逻辑错误，必须减小或消除，因此对于长的传输线必须进行阻抗匹配端接。

（文章转摘自：于博士信号完整性研究网 ）

那么有多少被反射回传输线的起点？衡量信号反射量的重要指标是反射系数，表示反射电压和原传输信号电压的比值。反射系数定义为：
。其中： 为变化前的阻抗， 为变化后的阻抗。假设PCB线条的特性阻抗为50欧姆，传输过程中遇到一个100欧姆的贴片电阻，暂时不考虑寄生电容电感的影响，把电阻看成理想的纯电阻，那么反射系数为：，信号有1/3被反射回源端。如果传输信号的电压是3.3V电压，反射电压就是1.1V。

纯电阻性负载的反射是研究反射现象的基础，阻性负载的变化无非是以下四种情况：阻抗增加有限值、减小有限值、开路（阻抗变为无穷大）、短路（阻抗突然变为0）。

阻抗增加有限值：

反射电压上面的例子已经计算过了。这时，信号反射点处就会有两个电压成分，一部分是从源端传来的3.3V电压，另一部分是在反射电压1.1V，那么反射点处的电压为二者之和，即4.4V。

阻抗减小有限值：

仍按上面的例子，PCB线条的特性阻抗为50欧姆，如果遇到的电阻是30欧姆，则反射系数为 ，反射系数为负值，说明反射电压为负电压，值为
。此时反射点电压为3.3V+（-0.825V）=2.475V。

开路：

开路相当于阻抗无穷大，反射系数按公式计算为1。即反射电压3.3V。反射点处电压为6.6V。可见，在这种极端情况下，反射点处电压翻倍了。

短路：

短路时阻抗为0，电压一定为0。按公式计算反射系数为-1，说明反射电压为-3.3V，因此反射点电压为0。

计算非常简单，重要的是必须知道，由于反射现象的存在，信号传播路径中阻抗发生变化的点，其电压不再是原来传输的电压。这种反射电压会改变信号的波形，从而可能会引起信号完整性问题。这种感性的认识对研究信号完整性及设计电路板非常重要，必须在头脑中建立起这个概念。

本文来源：于博士信号完整性研究网，欢迎转载，转载请注明出处。

我们看信号在一段长走线上传播时会发生什么情况。假设有一段60英寸长的PCB走线，如图1所示，返回路径是PCB板内层靠近信号线的地平面，信号线和地平面间在远端开路。

图1

信号在这条走线上向前传播，传输到走线尽头需要10ns，返回到源端又需要10ns，则总的往返时间是20ns。如果把上面的信号往返路径看成普通的电流回路的话，返回路径上应该没有电流，因为在远端是开路的。但实际情况却不是这样，返回路径在信号上后最初的一段时间有电流。

在这段走线上加一个上升时间为1ns的信号，在最初的1ns时间，信号还线条上只走了6英寸，不知道远端是开路还是短路，那么信号感觉到的阻抗有多大，怎么确定？如果把信号往返路径看成普通的电流回路的话就会产生矛盾，所以，必须按传输线处理。

实际上，在信号线条和返回地平面间存在寄生电容，如图2所示。当信号向前传播过程中，A点处电压不断不变化，对于寄生电容来说，变化的电压意味着产生电流，方向如图中虚线所示。因此信号感受到的阻抗就是电容呈现出来的阻抗，寄生电容构成了电流回流的路径。信号在向前传播所经过的每一点都会感受到一个阻抗，这个阻抗是变化的电压施加到寄生电容上产生的，通常叫做传输线的瞬态阻抗。

图2

当信号到达远端，远端的电压升至信号的最终电压后，电压不再变化。虽然寄生电容还是存在，但是没有电压的变化，电容相当于开路，这对应的就是直流情况。

因此，这个信号路径短期的表现和长期的表现不一样，在起始一小段时间内，表现就是传输线。即使传输线远端开路，在信号跳变期间，传输线前段的性能也会像一个阻值有限的电阻。

（文章转摘自：于博士信号完整性研究网 ）

如果PCB上线条的厚度增大或者宽度增加，单位长度电容增加，特性阻抗就变小。同样，走线和返回平面间距离减小，电容增大，特性阻抗也减小。

一个很重要的特性阻抗就是自由空间的特性阻抗，也叫自由空间的波阻抗，在EMC中非常重要。自由空间特性阻抗为 。

对于常见的FR4板材的PCB板上， 特性阻抗的典型结构如图所示。对于微带线，线宽W是介质厚度h的2倍。对于带状线，线条两侧介质总厚度b是线宽W的两倍。

图1

FR4板材的PCB板上， 特性阻抗传输线另一个特性是：

单位长度电容=3.3pF/in

单位长度电容=8.3nH/in

图2

了解这些特殊的特性阻抗，对于设计电路板有一定的参考意义，能让我们在制作电路前有个直觉的认识。

精确地特性阻抗计算需要用场求解器。推荐用Polar Instruments的SI9000软件，大名鼎鼎，绝对精品。

（文章转摘自：于博士信号完整性研究网 ）

临界长度在业界说法很混乱，有人说3英寸，有人说1英寸，我还听说过很多其他的说法，多数是因为对这个概念理解有误造成的。很多人说，奥，走线太长会引起信号反射，走线很短的话不会产生反射。这种说法是非常错误的，把好几个概念像搅浆糊一样混在一起。那么临界长度到底是什么，是多少，为什么要关注临界长度？

理解临界长度的最好方法就是从时间角度来分析。信号在pcb走线上传输需要一定的时间，普通FR4板材上传输时间约为每纳秒6英寸，当然表层走线和内层走线速度稍有差别。当走线上存在阻抗突变就会发生信号反射，这和走线长度无关。但是，如果走线很短，在源端信号还没上升到高电平时，反射信号就已经回到源端，那么发射信号就被淹没在上升沿中，信号波形没有太大的改变。走线如果很长，发射端信号已经到达高电平，反射信号才到达源端，那么反射信号就会叠加在高电平位置，从而造成干扰。那么走线长度就有一个临界值，大于这个值，返回信号叠加在高电平处，小于这个值反射信号被上升沿淹没。这个临界值就是临界长度，注意，这种定义非常不准确，因为只考虑了一次反射情况，这里只是为了理解概念需要，暂时这样说。

那么准确的定义是什么？实际中反射都是发生多次的，虽然第一次信号反射回到源端的时间小于信号上升沿时间，但是后面的多次反射还会叠加在高电平位置，对信号波形造成干扰。那么，临界长度的合理定义应该是：能把反射信号的干扰控制在可容忍的范围内的走线长度。这一长度上的信号往返时间要比信号上升时间小很多。试验中发现的经验数据为，当信号在pcb走线上的时延高于信号上升沿的20%时，信号会产生明显的振铃。对于上升时间为1ns的方波信号来说，pcb走线长度为0.2*6=1.2inch以上时，信号就会有严重的振铃。所以临界长度就是1.2inch，大约3cm。

你可能注意到了，又是信号上升时间！再一次强调，信号上升时间在高速设计中占有重要地位。

反射形成机理很复杂，这包含了很多电磁领域的复杂的知识，本文不准备深入讨论，如果你真的很想知道，可以给我留言，我专门讲解。

工程中重要的是反射量的大小。表征这一现象的最好的量化方法就是使用反射系数。反射系数是指反射信号与入射信号幅值之比，其大小为：(Z2-Z1)/ (Z2+Z1)。Z1是第一个区域的特性阻抗，Z2是第二个区域的特性阻抗。当信号从第一个区域传输到第二个区域时，交界处发生阻抗突变，因而形成反射。举个例子看看反射能有多大，假设Z1=50欧姆，Z2=75欧姆，根据公式得到反射系数为：（75-50）/（75+50）=20%。如果入射信号幅度是3.3v，反射电压达到了3.3*20%=0.66v。对于数字信号而言，这是一个很大的值。你必须非常注意他的影响。

实际电路板上的反射可能非常复杂，反射回来的信号还会再次反射回去，方向与发射信号相同，到达阻抗突变处又再次反射回源端，从而形成多次反射，一般的资料上都用反弹图来表示。多次的反弹是导致信号振铃的根本原因，相当于在信号上叠加了一个噪声。为了电路板能正确工作，你必须想办法控制这个噪声的大小，噪声预算是设计高性能电路板的一个非常重要的步骤。

那么“地弹”是如何产生的呢？

首先我们要明白，对于任何封装的芯片，其引脚会存在电感电容等寄生参数。而地弹正是由于引脚上的电感引起的。

我们可以用下图来直观的解释一下。图中开关Q的不同位置代表了输出的“0”“1”两种状态。假定由于电路状态装换，开关Q接通RL低电平，负载电容对地放电，随着负载电容电压下降，它积累的电荷流向地，在接地回路上形成一个大的电流浪涌。随着放电电流建立然后衰减，这一电流变化作用于接地引脚的电感LG，这样在芯片外的电路板“地”与芯片内的地之间，会形成一定的电压差，如图中VG。这种由于输出转换引起的芯片内部参考地电位漂移就是地弹。

芯片A的输出变化，产生地弹。这对芯片A的输入逻辑是有影响的。接收逻辑把输入电压和芯片内部的地电压差分比较确定输入，因此从接收逻辑来看就象输入信号本身叠加了一个与地弹噪声相同的噪声。

现在，集成电路的规模越来越大，开关速度不断提高，地弹噪声如果控制不好就会影响电路的功能，因此有必要深入理解地弹的概念并研究它的规律。

本文只是概念性的阐述，对地弹的深入剖析将在后续文章中进行。

电压容限是指驱动器的输出与接收端输入在最坏情况下的灵敏度之间的差值。很多器件都是输入电压敏感的。图中显示了驱动器输出与接受器输入电压之间的逻辑关系。

对于驱动器端输出高电平不低于VOH min，输出低电平不高于VOL max。而对于接收端输入来说，只要高于VIH min，就可以保证可靠接收到逻辑1，只要低于VIL max即可保证接受到逻辑0。而如果输入电压位于VIH min和VIL max之间的区域时，可能被接收电路判为1，也可能判为0，因此对于接收电路来说输入电压不能处于这个不定态区域。以高电平输出和输入关系来看，最小的输出值和最小允许输入值之间存在一个差值，这个值就是高电平的电压容限。

即：高电平电压容限 = VOH min - VIH min 。同理低电平电压容限 = VIH min - VIL max 。

电压容限为处理电路系统中各种不理想因素提供了一个缓冲地带，使得系统能够在一定程度上容忍发送和接收过程中的信号畸变。电压容限在系统噪声预算设计中占有重要的作用，系统最终的噪声总量不能超过电压容限，否则，信号进入接收端的不定态区域时，系统将无法正常工作。

实际系统中总会有不理想的因素，造成信号的恶化，引入噪声。下面几种情况都会引入噪声：

1、由于回路阻抗的存在，回路中必然产生压降，导致各逻辑器件之间存在地电位差。门电路发送的信号是本地地电位上的一个固定电位，如果发送端与接收端的参考电位之间发生了偏移，那么收到的将会是另外一个电位。

2、某些逻辑系列产品的门限电平是一个温度的函数。温度较低的门电路到温度较高的门电路的信号传送可能容限减少或者负的容限值。

3、快速变化的返回信号电流，流经接地通路电感，引起逻辑器件之间的对地电压变化。这些对地电压差对于接收信号电位的影响就像上面所说的直流地电位差一样。这是感性串扰的一种形式。

4、邻近线路上的信号可能通过各自的互容或互感相互耦合，对某个指定的线路产生串扰。串扰叠加到预期的接收信号之上，可能使一个好信号偏移到邻近开关门限。

5、振铃、反射、长的线路使二进制信号的形状产生扭曲。与发射端相比，接收端变化了的信号显得更小（或更大）。容限为信号失真流出了一些容许限度。

前两种情况在所有电子系统都会存在，无论其运行速度如何。后三种是高速系统特有的。这3个高速效应都随被传输信号的大小而改变：信号返回电流越大，引起的地电位差越高。信号电压（或电流）越大，产生的串扰越多，而且传输信号越大，表现出的振铃和反射越严重。因此不论是低速还是高速系统，都不可避免的引入噪声，而电压容限给了系统调整地余地。

对于数字电路，输出的通常是方波信号。方波的上升边沿非常陡峭，根据傅立叶分析，任何信号都可以分解成一系列不同频率的正弦信号，方波中包含了非常丰富的频谱成分。

抛开枯燥的理论分析，我们用实验来直观的分析方波中的频率成分，看看不同频率的正弦信号是如何叠加成为方波的。首先我们把一个1.65v的直流和一个100MHz的正弦波形叠加，得到一个直流偏置为1.65v的单频正弦波。我们给这一信号叠加整数倍频率的正弦信号，也就是通常所说的谐波。3次谐波的频率为300MHz，5次谐波的频率为500MHz，以此类推，高次谐波都是100MHz的整数倍。图1是叠加不同谐波前后的比较，左上角的是直流偏置的100MHz基频波形，右上角时基频叠加了3次谐波后的波形，有点类似于方波了。左下角是基频+3次谐波+5次谐波的波形，右下角是基频+3次谐波+5次谐波+7次谐波的波形。这里可以直观的看到叠加的谐波成分越多，波形就越像方波。
图1

因此如果叠加足够多的谐波，我们就可以近似的合成出方波。图2是叠加到217次谐波后的波形。已经非常近似方波了，不用关心角上的那些毛刺，那是著名的吉博斯现象，这种仿真必然会有的，但不影响对问题的理解。这里我们叠加谐波的最高频率达到了21.7GHz。
图2

上面的实验非常有助于我们理解方波波形的本质特征，理想的方波信号包含了无穷多的谐波分量，可以说带宽是无限的。实际中的方波信号与理想方波信号有差距，但有一点是共同的，就是所包含频率很高的频谱成分。

现在我们看看叠加不同频谱成分对上升沿的影响。图3是对比显示。蓝色是基频信号上升边，绿色是叠加了3次谐波后的波形上升边沿，红色是基频+3次谐波+5次谐波+7次谐波后的上升边沿，黑色的是一直叠加到217次谐波后的波形上升边沿。
图3

通过这个实验可以直观的看到，谐波分量越多，上升沿越陡峭。或从另一个角度说，如果信号的上升边沿很陡峭，上升时间很短，那该信号的带宽就很宽。上升时间越短，信号的带宽越宽。这是一个十分重要的概念，一定要有一个直觉的认识，深深刻在脑子里，这对你学习信号完整性非常有好处。

这里说一下，最终合成的方波，其波形重复频率就是100MHz。叠加谐波只是改变了信号上升时间。信号上升时间和100MHz这个频率无关，换成50MHz也是同样的规律。如果你的电路板输出数据信号只是几十MHz，你可能会不在意信号完整性问题。但这时你想想信号由于上升时间很短，频谱中的那些高频谐波会有什么影响？记住一个重要的结论：影响信号完整性的不是波形的重复频率，而是信号的上升时间。

本文的仿真代码很简单，我把代码贴在这里，你可以自己在matlab上运行一下看看。

clc; clear all; pack;
Fs = 10e9;
Nsamp = 2e4;
t = [0:Nsamp-1].(1/Fs);
f1 = 1e6;
x0 = 3.3/2;
x1 = x0 + 1.65sin(2pif1t);
x3 = x0;
for n=1:2:3
x3 = x3 + 3.32/(pin) sin(2pinf1t);
end
x5 = x0;
for n=1:2:5
x5 = x5 + 3.32/(pin) sin(2pinf1t);
end
x7 = x0;
for n=1:2:7
x7 = x7 + 3.32/(pin) sin(2pinf1t);
end
figure
subplot(221)
plot(x1)
subplot(222)
plot(x3)
subplot(223)
plot(x5)
subplot(224)
plot(x7)
x217 = x0;
for n=1:2:217
x217 = x217 + 3.32/(pin) sin(2pinf1*t);
end
figure
plot(x217)
figure
plot(x217,'k')
hold on
plot(x1,'b')
plot(x3,'g')
plot(x7,'r')
hold off
axis([8000 12000 -0.5 4])

信号上升时间并不是信号从低电平上升到高电平所经历的时间，而是其中的一部分。业界对它的定义尚未统一，最好的办法就是跟随上游的芯片厂商的定义，毕竟这些巨头有话语权。通常有两种：第一种定义为10-90上升时间，即信号从高电平的10%上升到90%所经历的时间。另一种是20-80上升时间，即信号从高电平的20%上升到80%所经历的时间。两种都被采用，从IBIS模型中可看到这点。对于同一种波形，自然20-80上升时间要更短。

好了，只要了解这些就够了。对于我们终端应用来说，精确的数字有时并不是很重要，而且这个数值芯片厂商通常也不会直接给我们列出，当然有些芯片可以从IBIS模型中大致估计这个值，不幸的是，不是每种芯片你都能找到IBIS模型。

重要的是我们必须建立这样的概念：上升时间对电路性能有重要的影响，只要小到某一范围，就必须引起注意，哪怕是一个很模糊的范围。没有必要精确定义这个范围标准，也没有实际意义。你只需记住，现在的芯片加工工艺使得这个时间很短，已经到了ps级，你应该重视他的影响的时候了。

随着信号上升时间的减小，反射、串扰、轨道塌陷、电磁辐射、地弹等问题变得更严重，噪声问题更难于解决，上一代产品中设计方案在这一代产品中可能不适用了。

信号上升时间的减小，从频谱分析的角度来说，相当于信号带宽的增加，也就是信号中有更多的高频分量，正是这些高频分量才使得设计变得困难。互连线必须作为传输线来对待，从而产生了很多以前没有的问题。

因此，学习信号完整性，你必须有这样的概念：信号陡峭的上升沿，是产生信号完整性问题的罪魁祸首。