下面是我对电源回流的理解，跟大家分享一下^_^(其中介绍的一些处理方法在国内外很多高速PCB电路里都有应用的)

这里简单构造了一个“场景”，结合下图介绍一下地回流和电源回流以及一些跨分割问题。为方便作图，把层间距放大。

IC1为信号输出端，IC2为信号输入端(为简化PCB模型，假定接收端内含下接电阻)第三层为地层。IC1和IC2的地均来自于第三层地层面。顶层右上角为一块电源平面，接到电源正极。C1和C2分别为IC1、IC2的退耦电容。图上所示的芯片的电源和地脚均为发、收信号端的供电电源和地。

在低频时，如果S1端输出高电平，整个电流回路是电源经导线接到VCC电源平面，然后经橙色路径进入IC1，然后从S1端出来，沿第二层的导线经R1端进入IC2，然后进入GND层，经红色路径回到电源负极。

但在高频时，PCB所呈现的分布特性会对信号产生很大影响。我们常说的地回流就是高频信号中经常要遇到的一个问题。当S1到R1的信号线中有增大的电流时，外部的磁场变化很快，会使附近的导体感应出一个反向的电流。如果第三层的地平面是完整的地平面的话，那么会在地平面上会有一个蓝色虚线标示的电流；如果TOP层有一个完整的电源平面的话，也会在顶层有一个沿蓝色虚线的回流。此时信号回路有最小的电流回路，向外辐射的能量最小，耦合外部信号的能力也最小。(高频时的趋肤效应也是向外辐射能量最小，原理是一样的。)

由于高频信号电平和电流变化都很快，但是变化周期短，需要的能量并不是很大，所以芯片是和离芯片最近的退耦电容取电的。当C1足够大，而且反应又足够快(有很低的ESR值，通常用瓷片电容。瓷片电容的ESR远低于钽电容。)，位于顶层的橙色路径和位于GND层的红色路径可以看成是不存在的(存在一个和整板供电对应的电流，但不是与图示信号对应的电流)。

因此，按图中构造的环境，电流的整个通路是：由C1的正极->IC1的VCC->S1->L2信号线->R1->IC2的GND->过孔->GND层的黄色路径->过孔->电容负极。可以看到，电流的垂直方向有一个棕色的等效电流，中间会感应出磁场，同时，这个环面也能很容易的耦合到外来的干扰。如果和图中信号为一条时钟信号，并行有一组8bit的数据线，由同一芯片的同一电源供电，电流回流途径是相同的。如果数据线电平同时同向翻转的话，会使时钟上感应一个很大的反向电流，如果时钟线没有良好的匹配的话，这个串扰足以对时钟信号产生致命影响。这种串扰的强度不是和干扰源的高低电平的绝对值成正比，而是和干扰源的电流变化速率成正比，对于一个纯阻性的负载来说，串扰电流正比于dI/dt=dV/(T10%-90%*R)。式中的dI/dt (电流变化速率)、dV(干扰源的摆幅)和R(干扰源负载)都是指干扰源的参数(如果是容性负载的话，dI/dt是与T10%-90%的平方成反比的。)。从式中可以看出，低速的信号未必比高速信号的串扰小。也就是我们说的：1kHZ的信号未必是低速信号，要综合考虑沿的情况。对于沿很陡的信号，是包含很多谐波成分的，在各倍频点都有很大的振幅。因此，在选器件的时候也要注意一下，不要一味选开关速度快的芯片，不仅成本高，还会增加串扰以及EMC问题。

任何相邻的电源层或其它的平面，只要在信号两端有合适的电容提供一个到GND的低电抗通路，那么这个平面就可以作为这个信号的回流平面。在平常的应用中，收发对应的芯片IO电源往往是一致的，而且各自的电源与地之间一般都有0.01-0.1uF的退耦电容，而这些电容也恰恰在信号的两端，所以该电源平面的回流效果是仅次于地平面的。而借用其他的电源平面做回流的话，往往不会在信号两端有到地的低电抗通路。这样，在相邻平面感应出的电流就会寻找最近的电容回到地。如果这个“最近的电容”离始端或终端很远的话，这个回流也要经过“长途跋涉”才能形成一个完整的回流通路，而这个通路也是相邻信号的回流通路，这个相同的回流通路和共地干扰的效果是一样的，等效为信号之间的串扰。

对于一些无法避免的跨电源分割的情况，可以在跨分割的地方跨接电容或RC串联构成的高通滤波器(如10欧电阻串680p电容，具体的值要依自己的信号类型而定，即要提供高频回流通路，又要隔离相互平面间的低频串扰)。这样可能会涉及到在电源平面之间加电容的问题，似乎有点滑稽，但肯定是有效的。如果一些规范上不允许的话，可以在分割处两平面分别引电容到地。
对于借用其它平面做回流的情况，最好能在信号两端适当增加几个小电容到地，提供一个回流通路。但这种做法往往难以实现。因为终端附近的表层空间大多都给匹配电阻和芯片的退耦电容占据了。

时间原因就先写这些…如果有遗漏或错误的地方请大家提醒。共同学习提高^_^。 

在电路设计的时候，在一块PCB板上存在多种电源、多种地的情况越来越多，例如48V,12V-12V,5V,-5V,3.3V,2.5V,1.8V1.5V等电源中常见的种类，AGND（模拟地）DGND（数字地）、PGND（保护地）等不同功能所需的地平面纵横交错，一部分IC明确要求本IC要进行单点接地，以及所需的电源、地平面挖空。为了保证这些地、电源都有高的可靠性，将每一种电源、地分配一层，即一个平面，必然导致电路板叠层的增加，电路板制作的成本大幅度升高。前面说过，电路板的制作成本和叠层数成正比。为了兼顾节约成本和保证电路板的可靠性，工程师在PCB设计的时候，会按照电路板的特点、将两种或者几种PCB的电源或地设计在同一个平面上，从而导致了电源、地平面的不完整，即地（电源）层分割。

一、PCB板的跨分割设计
电路上PCB走线穿过地（电源）层分割，信号的完整性会受到很大的影响，以及电路的EMI和EMC特性也发生变化，这就是跨分割问题。这些也往往是电子工程师容易忽略的问题。跨分割问题的产生主要有两个来源：

1、电源/地平面的分割
如图4-12所示，在同一层（地层）上有模拟地和数字地的分割。当PCB走线穿过这个分割带时，跨分割问题产生了。

2、密集过孔或密集插装（压接）器件管脚定义不当造成的分割
密集过孔或密集插装（压接）器件在管脚定义时如果分布得不合理，而管脚之间的距离很小，会在地层或者定义层造成了一个狭长的隔离带。如果有走线穿过这个分割，就造成做跨分割现象。
我们先看看如图4-13所示的走线。

这些布线表面上无可挑剔：整齐，漂亮，也是一般电子或电路工程师所喜欢的布线方式。我们再看一下这些过孔对应区域的电源/地平面（图6-14），就会发现产生了电源、地层分割问题。

在图4-13 中，由于过孔间距过近，在电源/地平面上造成一条长长分割带，如图4-14所示，如果有走线穿过这个分割带时，跨分割问题也产生了。这类问题主要出现在电路中总线布线时容易出现，必须引起广大工程师的注意。

同样地，当通孔（包括焊盘和过孔）穿过地/电源平面时，如果通孔之间的距离靠得过近，上述问题也就同样出现了。这类问题主要出现在密集插装（压接）器件管脚定义不当时容易出现。因此，在定义密集插装（压接）器件管脚信号时，不仅要考虑信号的个数种类，还必须考虑信号总线的排列方式，避免对电源、地平面造成分割带来跨分割问题。

二、PCB板的跨分割走线的危害
跨分割走线的主要危害包括：
（1）导致走线的阻抗不连续；
（2）容易使信号之间发生串扰；
（3）可能引起信号的反射；
（4）增大电流环路面积，加大环路电感，使输出的波形容易振荡；
（5）增加向空间的辐射干扰，同时易受空间磁场的影响；
（6）加大与板上其他电路产生磁场耦合的可能性；
（7）环路电感上的高频压降构成共模辐射源，并通过外接电缆产生共模辐射。
为了形象地描述跨分割走线对电路的危害，我们用图4-15给出了一个地槽引起高频信号产生串扰的示意图。

对于需要严格的阻抗控制、按带状线模型走线的高速信号线而言，还会因为上平面、下平面或上下平面的开槽破坏带状线模型，造成阻抗的不连续，引起严重的信号失真，使信号的可靠度下降。
为了形象地描述跨分割走线对电磁干扰的影响，笔者进行“了试验对比。从对比的结果很容易看到跨分割的影响。
在一块PCB板上布了两根走线，两者激励源相同，负载完全一样，均走在同一布线层，长度均为6000MIL，惟一不同的是，一个跨了平面分割，另外一个参考平面完整。通过开关切换，在保证外部条件完全相同的情况下，分别让其中的一个网络上电，在半波暗室测试结果如下：
从图4-16和图4-17可以清楚地看出：信号跨分割区会增加辐射8dB-10dB；具体增加的辐射强度取决于跨分割导致的回流路径回路面积的大小，也与周围的电磁干扰环境有关。如果一条时钟线在对外接口线缆附近跨分割布线，其导致的电磁干扰强度可能超过20dB。由此可见跨分割布线会造成很大的电磁干扰，不仅干扰自身，同时它的电磁辐射还会对周围其他的电路或系统造成干扰。因此，我们在布线的时候一定要注意，尽量避免跨分割走线。

三、PCB板避免跨分割的办法
跨分割走线给电路带来很大的危害，我们在实际电路的时候，应该尽量避免造成跨分割现象，主要注意以下几点：
（1）走线避免穿越分割带，走线的时候考虑地、电源的分割，让走线绕开电源的分割问题，
也可以增加电路的叠层数来避免跨分割问题。
（2）通常布线的时候，电源分割是在不信号线之后设计，做电源或地分割时，一定要注意在地、电源分割的时候，会对哪些信号造成影响，会造成哪些信号线的跨分割走线，哪些是我们可以避免的，注意适当地调整地、电源分割。
（3）过孔设计和散孔不应过于密集，造成地、电源平面的隔离带。
（4）插装器件或者接插件在定义时，要分布地合理，充分考虑对地、电源平面的影响，是否造成分割，导致EMI增强。

在电子系统设计中，为了少走弯路和节省时间，应充分考虑并满足抗干扰性 的要求，避免在设计完成后再去进行抗干扰的补救措施。形成干扰的基本要素有三个：
（1）干扰源，指产生干扰的元件、设备或信号，用数学语言描述如下：du/dt， di/dt大的地方就是干扰源。如：雷电、继电器、可控硅、电机、高频时钟等都可 能成为干扰源。
（2）传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传 播路径是通过导线的传导和空间的辐射。
（3）敏感器件，指容易被干扰的。如：A/D、D/A变换器，单片机，数字IC， 弱信号放大器等。

抗干扰设计的基本原则是：抑制干扰源，切断干扰传播路径，提高敏感器件的 抗干扰性能。（类似于传染病的预防）

1、抑制干扰源 _
抑制干扰源就是尽可能的减小干扰源的du/dt，di/dt。这是抗干扰设计中最优 先考虑和最重要的原则，常常会起到事半功倍的效果。 减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。减小干扰源的 di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。
抑制干扰源的常用措施如下：
（1）继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。仅加 续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可 动作更多的次数。
（2）在继电器接点两端并接火花抑制电路（一般是RC串联电路，电阻一般选几K 到几十K，电容选0.01uF），减小电火花影响。
（3）给电机加滤波电路，注意电容、电感引线要尽量短。
（4）电路板上每个IC要并接一个0.01μF～0.1μF高频电容，以减小IC对电源的 影响。注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电 容的等效串联电阻，会影响滤波效果。
（5）布线时避免90度折线，减少高频噪声发射。
（6）可控硅两端并接RC抑制电路，减小可控硅产生的噪声（这个噪声严重时可能 会把可控硅击穿的）。

2、按干扰的传播路径可分为传导干扰和辐射干扰两类。
所谓传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声和 有用信号的频带不同，可以通过在导线上增加滤波器的方法切断高频干扰 噪声的传播，有时也可加隔离光耦来解决。电源噪声的危害最大，要特别 注意处理。所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。一般 的解决方法是增加干扰源与敏感器件的距离，用地线把它们隔离和在敏感 器件上加 蔽罩。
切断干扰传播路径的常用措施如下：
（1）充分考虑电源对单片机的影响。电源做得好，整个电路的抗干扰就 解决了一大半。许多单片机对电源噪声很敏感,要给单片机电源加滤波电路 或稳压器，以减小电源噪声对单片机的干扰。比如，可以利用磁珠和电容 组成π形滤波电路，当然条件要求不高时也可用100Ω电阻代替磁珠。
（2）如果单片机的I/O口用来控制电机等噪声器件，在I/O口与噪声源之 间应加隔离（增加π形滤波电路）。 控制电机等噪声器件，在I/O口与噪声源之 间应加隔离（增加π形滤波电路）。
（3）注意晶振布线。晶振与单片机引脚尽量靠近，用地线把时钟区隔离 起来，晶振外壳接地并固定。此措施可解决许多疑难问题。
（4）电路板合理分区，如强、弱信号，数字、模拟信号。尽可能把干扰源（如电机，继电器）与敏感元件（如单片机）远离。
（5）用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一 点接于电源地。A/D、D/A芯片布线也以此为原则，厂家分配A/D、D/A芯片 引脚排列时已考虑此要求。
（6）单片机和大功率器件的地线要单独接地，以减小相互干扰。 大功率 器件尽可能放在电路板边缘。
（7）在单片机I/O口，电源线，电路板连接线等关键地方使用抗干扰元件 如磁珠、磁环、电源滤波器，屏蔽罩，可显著提高电路的抗干扰性能。

3、提高敏感器件的抗干扰性能
提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声 的拾取，以及从不正常状态尽快恢复的方法。
提高敏感器件抗干扰性能的常用措施如下：
（1）布线时尽量减少回路环的面积，以降低感应噪声。
（2）布线时，电源线和地线要尽量粗。除减小压降外，更重要的是降低耦 合噪声。
（3）对于单片机闲置的I/O口，不要悬空，要接地或接电源。其它IC的闲置 端在不改变系统逻辑的情况下接地或接电源。
（4）对单片机使用电源监控及看门狗电路，如：IMP809，IMP706，IMP813， X25043，X25045等，可大幅度提高整个电路的抗干扰性能。
（5）在速度能满足要求的前提下，尽量降低单片机的晶振和选用低速数字 电路。
（6）IC器件尽量直接焊在电路板上，少用IC座。