如果你发现，以前低速时代积累的设计经验现在似乎都不灵了，同样的设计，以前没问题，可是现在却无法工作，那么恭喜你，你碰到了硬件设计中最核心的问题：信号完整性。早一天遇到，对你来说是好事。

在过去的低速时代，电平跳变时信号上升时间较长，通常几个ns。器件间的互连线不至于影响电路的功能，没必要关心信号完整性问题。但在今天的高速时代，随着IC输出开关速度的提高，很多都在皮秒级，不管信号周期如何，几乎所有设计都遇到了信号完整性问题。另外，对低功耗追求使得内核电压越来越低，1.2v内核电压已经很常见了。因此系统能容忍的噪声余量越来越小，这也使得信号完整性问题更加突出。

广义上讲，信号完整性是指在电路设计中互连线引起的所有问题，它主要研究互连线的电气特性参数与数字信号的电压电流波形相互作用后，如何影响到产品性能的问题。主要表现在对时序的影响、信号振铃、信号反射、近端串扰、远端串扰、开关噪声、非单调性、地弹、电源反弹、衰减、容性负载、电磁辐射、电磁干扰等。

信号完整性问题的根源在于信号上升时间的减小。即使布线拓扑结构没有变化，如果采用了信号上升时间很小的IC芯片，现有设计也将处于临界状态或者停止工作。

下面谈谈几种常见的信号完整性问题。

反射：

图1显示了信号反射引起的波形畸变。看起来就像振铃，拿出你制作的电路板，测一测各种信号，比如时钟输出或是高速数据线输出，看看是不是存在这种波形。如果有，那么你该对信号完整性问题有个感性的认识了，对，这就是一种信号完整性问题。

很多硬件工程师都会在时钟输出信号上串接一个小电阻，至于为什么，他们中很多人都说不清楚，他们会说，很多成熟设计上都有，照着做的。或许你知道，可是确实很多人说不清这个小小电阻的作用，包括很多有了三四年经验的硬件工程师，很惊讶么?可这确实是事实，我碰到过很多。其实这个小电阻的作用就是为了解决信号反射问题。而且随着电阻的加大，振铃会消失，但你会发现信号上升沿不再那么陡峭了。这个解决方法叫阻抗匹配，奥，对了，一定要注意阻抗匹配，阻抗在信号完整性问题中占据着极其重要的地位。

串扰：

如果足够细心你会发现，有时对于某根信号线，从功能上来说并没有输出信号，但测量时，会有幅度很小的规则波形，就像有信号输出。这时你测量一下与它邻近的信号线，看看是不是有某种相似的规律！对，如果两根信号线靠的很近的话，通常会的。这就是串扰。当然，被串扰影响的信号线上的波形不一定和邻近信号波形相似，也不一定有明显的规律，更多的是表现为噪声形式。串扰在当今的高密度电路板中一直是个让人头疼的问题，由于布线空间小，信号必然靠得很近，因此你比须面对它，只能控制但无法消除。对于受到串扰的信号线，邻近信号的干扰对他来说就相当于噪声。

串扰大小和电路板上的很多因素有关，并不是仅仅因为两根信号线间的距离。当然，距离最容易控制，也是最常用的解决串扰的方法，但不是唯一方法。这也是很多工程师容易误解的地方。更深入的讨论，我会在后续文章中陆续推出，如果你感兴趣，可以常来于博士信号完整性研究网http://www.sig007.com，关注博士讲坛栏目。

轨道塌陷：

噪声不仅存在于信号网络中，电源分配系统也存在。我们知道，电源和地之间电流流经路径上不可避免存在阻抗，除非你能让电路板上的所有东西都变成超导体。那么，当电流变化时，不可避免产生压降，因此，真正送到芯片电源管脚上的电压会减小，有时减小得很厉害，就像电压突然产生了塌陷，这就是轨道塌陷。轨道塌陷有时会产生致命的问题，很可能影响你的电路板的功能。高性能处理器集成的门数越来越多，开关速度也越来越快，在更短的时间内消耗更多的开关电流，可以容忍的噪声变得越来越小。但同时控制噪声越来越难，因为高性能处理器对电源系统的苛刻要求，构建更低阻抗的电源分配系统变得越来越困难。你可能注意到了，又是阻抗，理解阻抗是理解信号完整性问题的关键。

信号完整性问题涉及面比较广，这里只是简单介绍几种现象，希望这篇文章能让你对信号完整性有个初步的认识。信号完整性，将是每个硬件工程师的必修课。早一天接触，早一天受益。

电容的去耦时间

在电源完整性设计一文中，推荐了一种基于目标阻抗（target impedance）的去耦电容设计方法。在这种方法中，从频域的角度说明了电容选择方法。把瞬态电流看成阶跃信号，因而有很宽的频谱，去耦电容必须在这个很宽的频谱内使电源系统阻抗低于目标阻抗（target impedance）。电容的选择是分频段设计的，每一种容值的电容负责一段频谱范围，超出这个范围的，由其他电容负责构成低阻抗路径。

有些人可能对这种频域方法有些困惑，本文从另外一个更直观的角度来说明去耦电容的这种特性，即电容的去耦时间。

构成电源系统的两个重要部分：稳压电源、去耦电容。首先说说稳压电源的反应时间。负载芯片的电流需求变化是极快的，尤其是一些高速处理器。内部晶体管开关速度极快，假设处理器内部有1000个晶体管同时发生状态翻转，转台转换时间是1ns，总电流需求是500mA。那么此时电源系统必须在1ns时间内迅速补充上500mA瞬态电流。遗憾的是，稳压源在这么短的时间内反应不过来，相对于电流的变化，稳压源显得很迟钝，有点像个傻子，呵呵。通常说的稳压源的频率响应范围在直流到几百k之间，什么意思？这从时域角度可能更好理解。假设稳压源的频率响应范围是直流到100kHz，100kHz对应时域的10us时间间隔。也就是稳压源最快的响应速度是10us，如果负载芯片要求在20 us内提供所需的电流，那么稳压电源有足够的反应时间，因此可以提供负载所需要的电流。但是如果负载电流要求的时间是1ns的话，对稳压电源来说太快了，稳压源还在那发呆呢，瞬态电流的需求已经过去了。负载可不会等着稳压源来做出反应，不能给它及时提供电流，他就把电压拉下来，想想，功率一定，电流大了，电压必然减小。哦，这就产生了轨道塌陷，噪声产生了。因此，所说的频率响应范围，在时域对应的是一个响应时间问题。

电容也同样存在响应时间。电源要10us才能反应过来，那从0到10us之间这段时间怎么办？这就是电容要干的事。按电源完整性设计一文中，加入一个31.831uF电容，能提供100kHz到1.6MHz频段的去耦。从时域来说，这个电容的最快反应时间是1/1.6MHz=0.625us。也就是说从0.625us到10us这段时间，这个电容就可以提供所需电流。稳压电源发呆就发呆吧，别指望它了，电容先顶上，过10us后再让稳压源把活接过来。从0.625us到10us这段时间就是电容的有效去耦时间。

加一个电容后，电源系统的反应时间还是很长，625ns，还是不能满足要求，那就再加电容，放一些很小的电容，比如13个0.22uF电容，提供1.6MHz到100MHz的去耦，那么这13个小电容最快反应时间为1/100MHz=1ns。如果有电流需求，1ns后这些小电容就做出反应了。

通常这个反应时间还不够，那就在加一些更小的电容，把去耦频率提到500MHz，反应时间可以加快到200ps，一般来说足够了。不同电容产生去耦作用，都需要一定的时间，这就是去耦时间。不同的去耦时间对应不同的有效去耦频率段，这就是为什么去耦电容要分频段设计的原因。

这里给出的是一个直观的解释，目的是让你有一个感性的理解。

有一点要特别注意，从信号的角度来说，瞬态电流有很宽的带宽，要想很好的满足电流需求，必须在他的整个带宽范围内都提供去耦，才能满足波形的要求。不要认为稳压源反应慢，就认为它没干活，这是不对的，稳压源对瞬态电流中的低频成分还是起作用的。电流由很多频率成分组成，稳压源、大电容、小电容、更小的电容分别负责补偿瞬态电流中不同频率的部分，这些作用合成在一起，才能产生一个类似阶跃信号的补偿电流。电源系统设计要物尽其用，稳压源、大电容、小电容、更小的电容各司其职，协同工作，这个团队能否很好的合作，就看你的管理能力了。

努力学习，做好的管理者，别光想着管理这些电容啊，呵呵！不过对技术出身的我们，先管好这些无生命的东西，打好基础才行啊。于博士祝大家尽快迈过技术这道门槛，有时间多来我的网站看看，早日走上事业快车道。

结束语

电源系统去耦设计要把引脚去耦和电源平面去耦结合使用已达到最优设计。时钟、PLL、DLL等去耦设计要使用引脚去耦，必要时还要加滤波网络，模拟电源部分还要使用磁珠等进行滤波。针对具体应用选择退耦电容的方法也很流行，如在电路板上发现某个频率的干扰较大，就要专门针对这一频率选择合适的电容，改进系统设计。总之，电源系统的设计和具体应用密切相关，不存在放之四海皆准的具体方案。关键是掌握基本的设计方法，具体情况具体分析，才能很好的解决电源去耦问题。